请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM2434 主题中讨论的其他器件：SysConfig
您好！
我正在使用2个 HDSL 连接：在 PRU0-Channel1 (PRU0)上、一个在 PRU1通道0 (PRU-RTU 1)上。 当然、我正在使用与 LaunchPad I/O 兼容的 ICSSG0。
通道配置良好、并且通道正在运行、每次调用一个通道。
到目前为止、虽然效果不错、但无法同时运行两个通道。 一个通道将在几毫秒后关闭。
这不是 EMI 问题、因为我进行了各种测试、移动了相同的导线、我没有看到问题。
进一步看、TX 单元/FIFO 的时钟似乎并不独立于 PRU-Slice-0到 PRU-Slice-1。
当我在 HDSL 通道上运行一个测试程序、并且我立即将时钟从快切换到正常和减慢、另一个
DSL 通道将进入故障状态。 传输数据模式时、FIFO 不会改变时钟、一切都能正常工作。
有人有一个想法,如何克服这一问题,如果我的假设 Tx 时钟不是独立的是正确的?
如果是这样、则 PRU S/W 的设计不适合多轴/编码器应用、因此必须进行审查。
E.S.多通道定义完全不起作用、因此我希望拥有一个独立的设计、而且不会预见到太多混合。
注：我已将 LP 连接到使用 FPGA-IP 作为 HDSL 的 H/W (多轴(4)驱动器/编码器)、因此 H/W 设置没问题。
感谢您的热情回应。
