[参考译文] AM2432：FSI CLK 50MHz 与时间系列要求不匹配

大家好、Kevin  

感谢您的提问。

让我来回顾一下输入内容、在内部咨询专家、然后再回来。

此致、

Sreenivasa

尊敬的 Sreenivasa：

谢谢！

上述计算的条件是时钟频率= 50MHz 且双面边沿采样= 100Mbps。

从计算结果我们发现、可能无法满足以下时间序列要求。

(min)(min)(max)

我们还看到有一些应用手册引入了偏移补偿、它是否会用于满足时间序列要求？

非常感谢！

Kevin

大家好、Kevin  

谢谢你。

是否存在使用 SOC 的输入时序和输出时序计算时序的用例。

我想时机应该包括所连接器件。

支持任何想法。

此致、

Sreenivasa

尊敬的 Sreenivasa：

此用例如下所示。 两个 AM243x 使用 FSI 传输数据。

时钟频率为50MHz、传输速度为100MHz。

谢谢！

Kevin

Kevin 老师、您好！

感谢您提供的意见。

我来向团队核实并更新信息。

此致、

Sreenivasa

尊敬的 Sreenivasa：

我是否知道到目前为止有任何更新？ 如果您需要进一步的说明、请告知我们、谢谢！

Kevin

Kevin 老师、您好！  

请参阅我收到的以下输入  

[报价 userid="546457" url="~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1364179/am2432-fsi-clk-50mhz-not-match-time-series-requirement/5209466 #5209466"]

此用例如下所示。 两个 AM243x 使用 FSI 传输数据。

时钟频率为50MHz、传输速度为100MHz。

[报价]

在这种情况下、客户需要在考虑 AM64x 开关特性、AM64x 时序要求及其实际 PCB 电路板布线延迟的情况下执行时序分析、以确定允许的最大工作频率、从而为最小建立/保持要求提供足够的裕度。

此致、

Sreenivasa

尊敬的 Sreenivasa：

如果客户使用的是 TDA4 + AM24、此处的 AM64x 还可以参阅 TDA4。

谢谢！

Kevin

Kevin 老师、您好！  

谢谢你。

如果客户使用的是 TDA4 + AM24、此处的 AM64x 还可以参考 TDA4？

请详细说明问题。

问题是 AM64x 是否可以替换为 TDA4、我怀疑 TDA4是否有 FSI 接口。

https://www.ti.com/lit/ds/symlink/tda4vm.pdf

此致、

Sreenivasa

尊敬的 Sreenivasa：

客户已经在使用 TDA4 + AM24、而不是 AM64 + AM24、因此根据您之前的  AM64x 开关特性、这也意味着它还取决于 TDA4开关特性所能达到的最大值？

总之、AM24是否可以支持 FSI CLK 50MHz、这取决于主器件(AM64x 或 TDA4)？

谢谢！

Kevin  

Kevin 老师、您好！  

谢谢你。

总之、AM24是否可以支持 FSI CLK 50MHz 取决于主器件(AM64x 或 TDA4)对吗？

您的理解是正确的。

此致、

Sreenivasa

尊敬的 Sreenivasa：

我已从客户处确认、我们误解了这个问题。 问题是在 AM24x 自传输和自接收的条件下、当 FSI CLK 为50MHz 时、是否可能存在时间串行问题。 客户不同意我们之前的说明、因为他们认为此问题与主器件 AM64x 或 TDA4x 没有关系。

提出这个问题的原因来自我们可以在下面计算的数据表。

Tsu_min (3ns) 为  大于  [TW_rxclk_min (0.5*20 - 1=9)-td_max (0.25*20+2.5=7.5)= 1.5ns]  

您能不能帮忙检查这一点吗？如果我们的计算有误、还请指出这一点。

谢谢！

Kevin

Kevin 老师、您好！  

谢谢你。

 对于环回、还建议客户执行时序分析并配置接口速度。

此致、

Sreenivasa