• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 342 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSPM0G3107：时钟和未使用的引脚设置

admin
Guru**** 2396165 points
Other Parts Discussed in Thread: SYSCONFIG, MSPM0G3107

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1419395/mspm0g3107-clock-and-unused-pins-settings

器件型号：MSPM0G3107
主题中讨论的其他器件：SysConfig、

工具与软件：

嗨、团队：

您能否就我的客户提出的以下问题提供反馈？

1. 我们想问您关于时钟的问题。
LFCLK 和 ULPCLK 之间有何区别？ 我想告诉我如何正确使用它。
此外、何时使用"MFCLK"？ 请告诉我如何将其与"MCLK"配合使用。  

2. 我们想问您几个有关处理未使用的引脚的问题。
①如下面的"注释"列中所述、它们是否必须为所有未使用的引脚将输出和输入分配给 GPIO？ 或者是否可以简单地不在 SysConfig 中分配引脚？
②使用内部上拉/下拉时、此电阻器的阻值是多少？
③在配置用户程序之前、了解内部上拉和下拉均已禁用(即 IO 引脚为 Hi-Z)是否正确？
④In 日本版的硬件开发指南,它写在下表的"注意"部分,你可以参考连接指南的未使用引脚的"PAx",但他们找不到它。
他们可以从哪里查看？

提前感谢您。

此致、

Kenley

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

     ULPCLK 是 PD0电源域中的外设的总线时钟。 该器件支持在高达40 MHz 的条件下工作、通过时钟分频器直接从 MCLK 树派生而来。  LFCLK 为器件上的各种外设提供连续的32kHz 时钟。 您可以在 TRM 第2.3.2章中找到更多详细信息

    一些类似的 外设需要使用 MFCLK 作为其时钟源、如 ADC。 您可以查看每个外设的时钟参考页面以了解更多详细信息。

    2.1 SysConfig 中有一个功能可帮助配置所有未使用的引脚。

    2.2什么注册?

    2.3是。  

    2.4不理解问题。 他们是否在问" PAx"代表什么？ PAx 表示 PA0至 PA31引脚。  

    此致、

    Cash Hao

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Cash：

    感谢您的支持。

    关于2.1、是的、我知道 SysConfig 中有相应功能、但我们要问是否必须检查所有未使用的引脚？

    或者,当它是不可用的时候,让他们取消选中是可以的吗?

    此致、

    Kenley

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    为获得理想电流消耗优化、建议检查所有未使用的引脚。

    此致、

    Cash Hao  

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Cash：

    感谢您的支持。

    关于2.4、似乎在 mspm0g3107.pdf 上有如下注释"6.4连接未使用的引脚"。

    任何具有第二功能(与通用 I/O 共用)的未使用引脚都必须遵循"PAx 和 PBx"未使用引脚连接指南。

    您能否说明客户应参考哪个页面？


    如果您有任何指南、请告知我们。  

    谢谢！

    Kenley

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kenley：

    您共享的图片是正确的。 脚注引用了 SWDIO、SWCLK、模拟引脚(COMP、OPA、DAC、 ADC)、以及将来对其他也可以是通用 IO 引脚的器件的期待(如果您查看数据表中的引脚属性表、这些器件将会为其分配 PA 或 PB)。 如果您不打算使用这些引脚、建议将其设置为输出低电平。

    此致、
    Luke

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Luke：

    感谢您的支持。

    我知道我们可以使用 CCS 上的 SYSCFG 将未使用的引脚设置为低电平。

    是否也可以使用此设置启用内部下拉电阻并将其设置为低电平？

    或者、客户是否需要在寄存器上启用内部下拉电阻器、或者将下拉电阻器连接到外部引脚并将其设置为低电平？ a.

    如果他们需要连接外部下拉电阻器、请告知我们建议的电阻器值。  

    谢谢！

    Kenley

  • 0
    TI__Guru**** 2396165 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    客户可以在 SysConfig 中为未使用的引脚配置内部下拉。  

    此致、

    Cash Hao