[参考译文] AM2431：关于 TRM &quot；8.1.4.3.2 ECC 高速缓存刷新&quot；、SDRAM 的 ECC 高速缓存刷新内容尚不清楚。

您好、

我正在查看您的问题,您可能希望在一两天内得到回复。

此致、

Anil。

您好！

AM243X 器件具有高速缓存。

因此、当 CPU 想要从 MSRAM/DDR 读取数据时、它们会从缓存中读取数据以提高读取/写入性能。

同样、DDR 内联 ECC 位存储在 ECC 缓存中。 因此、 为了提高性能、将读取/写入 ECC 位而不是从 ECC 缓存读取 DDR。

现在,你可以检查以下几点.

对于低功耗模式、当 DDRSS 停止时钟请求有效时、桥接器支持刷新高速缓存。 请求时钟停止时、桥接器将开始向 DRAM 发出写入、直到所有已脏的高速缓存位置都写入 DRAM。 写入完成后、电桥会将一个确认信号置为有效、以使子系统知道操作已完成。 该子系统使用此确认信号和来自其他子模块的确认信号来向系统生成最终的 DDRSS 停止时钟确认。

此致、

Anil。