[参考译文] MSPM0G3107：将数据流作为 PLL 的输入来进行数据同步？

您好、 Keito

我不是 PLL 专家。

但从我的角度来看、PLL 的不稳定时钟输入会导致 PLL 抖动和偏移或解锁。

另外、4位高或低、无信号边沿有可能导致 PLL 不稳定或失去锁定状态。

这些答案需要进一步测试。

由于 外部时钟必须通过 SYSPLL 来为 CPU 提供时钟源、因此需要测试当 SYSPLL 输入保持4位高电平时将如何发生。

Taking a data-stream as input for PLL for data sync?

如标题所述、数据同步是如何工作的？ 你能解释一下吗？

选择使用具有时钟的 SPI 串行接口。

要使用该数据流来停止 CPU 或只需要同步接收数据。

此致、

Helic

可以使用"线路编码"技术对数据进行编码。

https://en.wikipedia.org/wiki/Line_code

通过这种方式、与 SPI 不同、您可以通过一条线缆同时发送时钟和数据(一个信号)

接收器需要执行时钟恢复、使其自身与信号边沿同步(同相)。

这样、接收器知道何时对输入信号进行采样。

此外、通过使用这样的时钟恢复方案、我们可以避免像使用 UART 那样进行过采样、从而允许更高的比特率。

时钟恢复使用信号(单线的时钟和数据组合)作为输入的 PLL。

PLL 的输出是与数据同相的时钟。

然后、MCU 使用 PLL 生成的时钟来决定何时对输入数据流进行采样。

我想知道、即使输入时钟/数据信号的周期可能高达350[ns]且没有边沿、MSPM0+输入 PLL 是否仍然能够保持相锁和 SYSPLL 输出时钟？