This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAD5212:总信号链延迟

Guru**** 2386610 points
Other Parts Discussed in Thread: TAD5212
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1534696/tad5212-total-signal-chain-latency

部件号:TAD5212

工具/软件:

您好的团队、

我正在尝试计算 TAD5212 的信号链延迟、并确保推理正确。

Fsync 为 48kHz、所有修改的寄存器设置如下所示。

Dac_RegCfg gTad5212Reg[] =
{
    /* Page select 0 */
    {0x00, 0x00},
    /* Disable sleep */
    {0x02, 0x01},
    /* I2S, 32b mode */
    {0x1A, 0x70},
    /* 1b delay between FSYNC and data */
    //{0x26, 0x00},
    /* CH1 - Input from DAC, Mono single ended output at OUT1P */
    {0x64, 0x28},
    /* CH1 - Line Out driver with 300ohm impedance, 0dB gain */
    {0x65, 0x20},
    /* CH1 - 0dB gain */
    {0x67, 0xC9},
    /* CH2 - Input from DAC, Mono single ended output at OUT2P */
    {0x6B, 0x28},
    /* CH2 - Line Out driver with 300ohm impedance, 0dB gain */
    {0x6C, 0x20},
    /* CH2 - 0dB gain */
    {0x6E, 0xC9},
    /* PASI channel2 input is right slot0 */
    {0x29, 0x30},
    /* Enable output CH1 CH2 */
    {0x76, 0x0C},
    /* Page Select 0 */
    {0x00, 0x00},
    /* Enable Power to all DAC channels*/
    {0x78, 0x40},

};

根据数据表、我的理解是从 TDM 线路到输出信号的延迟如下图所示:

默认情况下、

  • 不使用混合器或加法器
  • DVC 设置为 0
  • HPF 设置为 0.00002 * fs
  • 双二阶:  
    • 不确定此默认设置
  • 内插滤波器:使用的线性相位滤波器

根据数据表和上述参数、我的理解是、唯一会引入延迟的因素是内插滤波器。

表 6-24 指出群延迟为 17.3 *(1/fs)= 360.416us?

上述评估是否准确、或者是否有需要考虑的由信号链的其他级引起的额外延迟?

此外、由于配置了 1 个 BCLK 延迟、TDM 输入导致的额外延迟是否需要考虑?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Nishka、

    根据经验、 DAC 从输入到输出的延迟或延迟主要来自数字滤波器 、因为您准确地捕获了该延迟或延迟。 该延迟是固定的 、仅取决于采样频率。 对于该器件、总延迟或延时为  17.3 *采样周期。

    此致、

    Arash

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如何知道采样周期是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     将 FS (FSYNC 或 LRCLK) 提供给 FSYNC 引脚时、FS 是已知的。       如果您不知道、也可以通过 BCLK=通道数*通道深度* Fs 进行计算。

    此致、

    Arash