请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/602411/pcm5101a-bck-rise-time-criteria
部件号：PCM5101A主题： PCM5101中讨论的其他部件
你好
请您谈谈 PCM5101A 机架中应保留的标准吗？
背面接地
从2012年起，我的客户在其便携式录音机的多种型号上使用了PCM5101A。
无论如何，客户正在评估其新产品(使用PCM5101A) 的EMI (其主板的辐射)测试，他们发现了上升时间
BCLK应该较慢，以便在其主板中通过EMI测试。
问题(请参阅随附的PPT，谢谢 )
1.
客户只需在 slas859a表中保留tBCY >16ns，tBCL >16ns的条件7？
(本文档的第3页)也就是说，客户使用tBCY=162.7 ns (bck=6.144MHz)，不需要保持bck 50 % ？
二
我们在数据表中没有找到有关BCK的上升时间和下降时间的规格。
但是，您是否有关于 bck上升/下降时间的建议(任何标准)？
3.
您认为DAC输出白噪声增加是 由于bck上升时间引起的吗？
如果是，您会建议bck的mamxim上升时间的任何标准吗？
4.
我们怀疑独立主时钟*可能是原因 ，但如果主时钟上升时间，则没有问题
已更改。
此外，他们也从过去开始使用这一计划。 您认为应该考虑这一点吗？ * http://www.tij.co.jp/jp/lit/an/slaa469/slaa469.pdf
请提供建议。
此致
