请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：PCM3168A 主题： PCM1864中讨论的其他部件
TI 专家您好，
我们有一位客户在设计ANC (噪声消除)模块。 他们在DSP中运行ANC算法，并使用音频编解码器对麦克风输入(4通道)进行采样，并向放大器输出2通道抗噪声波形。
他们的算法需要编解码器中的组延迟参数尽可能低(ADC组延迟+ DAC组延迟<50US是完美的)。 我检查了一些数据表，发现 在PCM3168A中，它描述了——ADC 组延迟时间(双)为17/FS，而对于DAC ，组延迟时间(四路)为19/FS。 因此，如果我们在FS =192kHz时运行此编解码器，则总组延迟为(17+19)/192k =187 us。 计算组延迟是否正确？
是否有TI提供的任何低组延迟解决方案？ 客户可以接受使用ADC + DAC芯片。
谢谢。
