This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3254:时钟比

Guru**** 657500 points
Other Parts Discussed in Thread: TLV320AIC3254
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1094892/tlv320aic3254-clock-ratio

部件号:TLV320AIC3254

大家好,

客户使用TLV320AIC3254。 此DSP被设置为从属设备,其数字I2S数据和时钟来自另一个IC。 DSP的比特时钟与帧同步比为80fs。 帧时钟是标准48kHz,但这意味着主时钟以3.84MHz运行。 (实际上,他们看到~4MHz。)

这对他们来说很奇怪。  它们通常采用二倍功耗比,在这种情况下,通常使用64fs。 比特时钟将是3.072MHz,这是熟悉和舒适的,而不是4MHz左右。

 

数据表中唯一相关的内容是规格表中全部显示MCLK = 256fs,如下所示:

 

虽然设计可行,但具有这样的时钟比率是相当罕见的。 您能告诉我们为什么要这样做吗? 此DSP是否有任何特殊之处,使80fs成为必需或有益的? 即使有,64fs仍能正常工作吗?

 

谢谢!

康妮  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,康妮,

    BCLK = 80fs是不寻常的,我同意。 ADC通常只支持最高32位分辨率,因此它可能只能工作,因为设备在每个通道中用零填充剩余的8位。 80fs没有真正的优势,因此我会将您的BCLK设置为64fs:为了熟悉,这就是数据表的规格。

    此致,

    Jeff