This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1862:时钟停止和错误检测

Guru**** 1076790 points
Other Parts Discussed in Thread: PCM1862
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1062168/pcm1862-clock-halt-and-error-detect

器件型号:PCM1862

您好、专家、

我收到 了有关 PCM1862时钟暂停和错误检测的问题。

当 CLK 在没有如下 CLK 暂停的情况下发生更改时、从44.1kHz x 更改为48kHz、它是否会被视为 CLK 误差?

SCLK 22.579MHz24.576MHz

BCLK 2.822MHz 3.072MHz

LRCK 44.1kHz 48kHz

如果是、PCM1862是否应在检测到 CLK 错误后自动重新运行、步骤如下、该步骤以9.3.9.7时钟停止和错误检测的形式编写?


1.立即使音频输出静音(无音量下降)
2.等待提供正确的时钟(称为时钟等待状态)
3.重新启动时钟检测。 PLL 和所有时钟分频器根据检测结果进行重新配置。
4.开始淡入

此致、

小岛  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    各位专家、您好!

    是否可以尽快回答?

    很抱歉耽误你的时间。

    此致、

    小岛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Koki、

    很抱歉耽误你的时间。  

    如果您不遵循此处概述的步骤:

    您很可能会遇到错误、它会经过您在检测到错误时引用的过程。

    最棒的

    Carson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Carson-San、您好!

    我审查了您的意见、我理解如下。

    当将状态 A 更改为阶段 B (对于 客户场景、实际状态 B 更改为阶段 A、但相同)时、

    它必须服从9.3.9.8。  

    否则、应检测到错误并遵守  9.3.9.7

    这种理解是否正确?

    您说 :"您很可能会遇到错误、并且在检测到错误时会经历您参考的过程。"

    什么是"最有可能"的意思?

    这是否意味 着可能会因44.1kHz 和48kHz 的误解而出错,因为它只是差异了几个百分点?

    如果是、是因为最坏的情况、还是总是发生?  

    此致、

    小岛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Koki、

    您的理解是正确的。

    我说的最可能意味着是的、但也有一个可能不是的微小机会、只是因为我实际上没有亲自去尝试去看结果、但数据表却暗示它会出错。

    此致、

    Carson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Carson-San、您好!

    感谢你的客气。

    我完全理解。

    我想问您、最坏的情况是无法检测到更改频率的情况

    情况1.

    噪声是否继续输出?

    如果是的话。 您能告诉我它持续多长时间才会产生噪声吗?

    情况2.

    PCM1862无法正常采样、因为它被识别为不会改变频率?

    如果是、 它会持续多长时间? 它是否会永远持续下去?  

     

    是否可以预测 哪个阶段(44.1kHz 或48kHz)正在工作?

    我的客户推测这是通过参考寄存器115来知道的。

    但我认为这两个频率都是011、因此可能很难弄清楚。

    您是否有其他想法需要思考?

    我的客户猜到 PLL 手册可能会知道这一点。

    我很抱歉催促您、但客户很快就需要回答。

    最好

    小岛

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我只能对此进行猜测。 实际情况必须在电路板中进行试验、这可能取决于音频源行为。

    我假设客户在从机模式下运行、并且 SCLK、BCLK 和 LRCLK 由外部源提供给芯片。

    根据我的理解、在以下情况下会检测到时钟错误:

    1. 某些输入信号丢失。 (表15)

    2. LRCK/BCK 的频率或关系偏差(表16)。

    通常、源极的44.1kHz 至48kHz 时序切换不会立即发生。 切换期间、某些信号可能会消失几个周期、或者信号的频率在从一个频率变为另一个频率时会短暂偏离

    如果偏差满足表15或16中列出的条件、则可能会检测到时钟错误。 如果检测到、则会发生客户描述的序列

    这可能因产生音频时序的源而异。 客户应查看尝试从44.1kHz 到48K 的时序切换时、CRO 上的 SCLK、BCLK、LRCK 的行为。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sanjay -San、

    感谢你的答复。

    我的客户在 "从模式"下测量 SCLK、BCLK、LRCK、确认一些音频源的切换效果良好

    但他害怕 最坏的情况、无法检测到这种情况。

    因此、我想更新我的问题、如下所示。

    问题1. 在最坏的情况下无法检测到 IC 时、返回需要多少秒?

    问题2. 返回前 IC 将是怎样的?

    这些答案是这样的。

    A.1和 A.2

    " 在切换期间、某些信号可能会消失几个周期、或者信号的频率会在一个频率变为另一个频率时发生短暂的偏离。 如果偏差满足表15或16中列出的条件、则可能会检测到时钟错误。 如果检测到客户描述的顺序、则会发生"。

    对于 A.1

    "某些信号消失"是否意味着没有噪声和音频输出?、

     该表的哪个条件?

      

    二 或者,“信号频率偏离”意味着不能同步, 但它如何处理噪声或奇怪的音乐等?

    三 是否真的可以在没有检测的情况下返回(或没有表15和16)? 是否 永远不了解频率?

    对于 A.2

    一 "几个周期"的含义是什么? 是否适用于 LRCK? 您能计算时间吗?  

    二 是否可以说 "短时间"的安全时间

    问题3. 我的客户在 "从模式"下测量 SCLK、BCLK、LRCK、确认一些音频源的切换效果良好。

        但当然、它们无法测量 所有音频信号。  

        客户想知道   使用的频率(44.1kHz 或48kHz)。

        您 是否知道某个可以  称为频率的寄存器?

       我个人 认为 我们可以通过 参考寄存器115来知道。

      但我也认为这两个频率都是011、因此可能很难弄清楚。

      

    此致、

    小岛  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    通过电子邮件发送的回复

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将在 E2E 上关闭、但请通过电子邮件再次为我提供帮助