This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5720L:tas5720L 时钟一致性

Guru**** 2387830 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1022969/tas5720l-tas5720l-clock-consistency

器件型号:TAS5720L

`s MCU 的时钟输出是固定的、如下所示、
当 WS 为43.71kHz 时、CK = 1.4MHz、MCK = 1.4MHz

但当 WS 为86kHz 时、CK = 2.8MHz、MCK = 2.8MHz。

因此、由于接受的 clke 引脚指示时钟错误、没有任何结果。 因为 CK 与 MCK 的比率低于64、固定为32。 那么、是否有任何方法可以使工作频率达到如上所述的频率?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Omer、

    如果 BCLK 与 LRCLK 之比为64、则 MCLK 可直接连接到 BCLK。 否则、MCLK 必须从外部驱动。 只要 MCLK 的频率为25MHz 或更低、MCLK 与 LRCLK 的有效比率为64、128、256和512。

    您的 BCLK 与 LRCLK 之比为32、因此您需要一个满足 MCLK 与 LRCLK 之比的外部 MCLK。 因此您无法进行此当前配置。

    此致、

    Luis