请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC3140 主题中讨论的其他器件： PCM1864
大家好、团队、
我们正在运行一个超环绕应用、在该应用中、我们使用 PDM 麦克风对高达70kHz 的音频信号进行采样。 为了在整个频率范围内获得高 SNR、它希望能够以4.8MHz 的最大额定时钟速度运行麦克风。 但是、ADC 不支持该时钟速度。 因此、我们将以156kHz 的 FSYNC 和64的 BCKL/FSYNC 比运行测试、这会导致 PDM 频率为5MHz。 到目前为止、此配置工作正常(PLL 和麦克风)、但最终产品当然、我们不希望在其指定频率范围之外运行 PLL 和麦克风。
我们怀疑应该可以关闭 PLL 和自动检测、并以150kHz 的 FSYNC 运行、这将导致 PDM 频率为4.8MHz。 在当前的 BCKL/FSYNC 和 FSYNC 为156kHz 的情况下、禁用 PLL 时、我们得到一个5MHz 的 PDM 时钟(顺便说一下、由于 PLL 时钟表现出间隔为 FSYNC 倍数的边带、这个时钟抖动似乎比 PLL 更小。 是否需要此行为？) 但 I2S 无有效输出。 遗憾的是、我们找不到数据表"TLV320ADCx140中引用的应用手册
低功耗关键应用的操作应用报告"您能否提供此报告？
总之 、数据表指出、如果 BCKL/FSYNC 比率不够高、则抽取滤波器可能无法在 PLL 被禁用的情况下工作、因此我们怀疑这是问题所在？
是否可以使用更高的 BCKL/FSYNC 比(我们需要进行硬件修改、这就是我们尚未测试的原因)以所需的配置运行 ADC、或者是否有其他可能实现该目标？
谢谢！
最棒的
Helmar
