[参考译文] PCM5122：硬接线模式：如何配置寄存器20-24以获得正确的 PllCK？

这个问题有2个方面、SCLK 和 您刚才提到的正确寄存器设置：

PCM512x 需要一个系统时钟来操作数字内插滤波器和高级分段 DAC 调制器。  但是 、系统时钟 PLL 模式允许设计人员使用简单的3线 I 2S 音频源。 在硬接线模式下、一旦提供一个外部 SCK、内部 PLL 就被禁用。 在硬接线模式下、器件会在等待外部 SCK 输入时启动、但如果 BCK 和 LRCK 正确启动、同时 SCK 保持接地电平持续16个连续的 LRCK 周期、则内部 PLL 启动、从 BCK 基准自动生成内部 SCK。 需要特定的 BCK 速率来生成适当的主时钟。

2-话虽如此， 在计算和设置比率时必须小心。 以下是 此器件的一般准则：

表133是针对 PLL 作为主时钟(在 VCOM 模式下)的推荐时钟分频器设置。 请使用此表中的值来配置表34中列出的寄存器。 (PLL 配置寄存器)

 另请注意表133和表34中的映射(例如表133中的 MDAC 是表34中 DDSP 的值、NDAC 是 DACCK 的值、NCP 是 CPCK 的值、DOSR 是 OSRCK 的值)。  另请注意、正确操作必须选择 MOD FS / DOSR = 16 (请参阅表36)。 PLL 系数 本身(来自表133) 可写入表35中的 PLL 寄存器。

此致、

Arash