This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1802:上升和下降时间问题

Guru**** 2391415 points
Other Parts Discussed in Thread: PCM1802

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/972966/pcm1802-rise-and-fall-time-question

器件型号:PCM1802

你好、Zak-San

您是否会针对此邮件底部 E2E 答案的以下链接提出其他4个客户问题?

1:上升和下降时间是从输入到输出信号摆幅的10%到90%之间测得的。

请告诉我从后面这句话的含义。 这可以被视为是指

"从输入信号的10%电平到输出信号的90%的时间差"、

但作为上升/下降时间的定义似乎不合适。

单个信号的上升/下降时间测量值是否由转换时间10Left right arrow90%指定?

在 P20/34的主控模式中也描述了所有信号的上升/下降时间< 10ns 的规则、

但在主控模式下、所有与 I2S 相关的信号都是输出信号。 这是否意味着的总 I2S 输出

PCM1802在10ns 或更短的转换时间内满足@ 20pF 负载要求10Left right arrow90%?

3.关于 tr / tf 10ns 最大值

适用于当 fs = 48kHz、LRCK t = 20.83us (20833ns)、bCK t = 325ns 时的 LRCK 和 BCK、

这意味着信号具有很长的周期。 考虑到这一点、它看起来非常严格

但即使在这种情况下也需要满足10ns 的最大值吗?

*例如、这是192kHz 的情况、48kHz 时有一些放松的空间等?

4.如果10ns 规格不能满足、可以考虑哪种问题?

谢谢

此致、

Shidara

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Zak-San

    关于上述问题、是否有任何更新?

    尤其是第一个问题、该上升/下降时间包括 IC 内部传播延迟。

    我的理解是否正确?   

    谢谢

    此致、

    Shidara

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shidara-San、

    上升和下降时间指定了输入或输出信号从最大值的10%摆动到90%(或下降时间为90%到10%)的转换时间。

    您对问题2的解释正确。 主模式下的上升和下降时间规格描述了输出信号的转换速度。

    采样率下的最大上升和下降时间应始终考虑为10ns。 这是因为时钟边沿对于保持系统同步很重要、并且过长的上升或下降时间会导致抖动增加、从而降低器件的性能。

    最棒的

    Zak