• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 167 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC5140：启用 TLV320ADC5140的 DRE

admin
Guru**** 2384940 points
Other Parts Discussed in Thread: TLV320ADC5140, TLV320ADC3140
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/971571/tlv320adc5140-enable-dre-of-tlv320adc5140

器件型号：TLV320ADC5140
主题中讨论的其他器件： TLV320ADC3140

您好、先生、

它仍将启用 TLV320ADC5140的 DRE。 我的客户将所有输入连接在一起(CH1至 CH4)、客户仅尝试启用 CH1的 DRE。 以下是客户代码、DRE 看起来未启用。 我已向客户提供有关上电序列和 DRE 通道设置的建议。 您是否想帮助您对其进行仔细检查并对其代码提出一些建议？ 我也会通过电子邮件向您发送他们的原理图。  

ADC_WriteReg (0x00、0x00)；//页0
ADC_WriteReg (0x01、0x01)；//复位
ADC_WriteReg (0x01、0x00)；//复位
DrvSYS_DELAY (10000)；
ADC_WriteReg (0x02、0x81)；// 3.3V
DrvSYS_DELAY (10000)；
ADC_WriteReg (0x07、0x70)；// I2S 32位
ADC_WriteReg (0x13、0x01)；//从 MCLK 12288
ADC_WriteReg (0x16、0x08)；// 256RATIO
ADC_WriteReg (0x21、0xB0)；// GIO1 MCLK 输入
ADC_WriteReg (0x3B、0x10)；//MICBIAS VREF2.75

ADC_WriteReg (0x3C、0x05)；// CH1 MIC 输入10K // 51403140 DRE

ADC_WriteReg (0x6B、0x02)；// 1ch/HPF
ADC_WriteReg (0x6C、0x40)；// 51403140
ADC_WriteReg (0x6D、0x4B)；// DRE

ADC_WriteReg (0x3D、vol)；// CH1增益00=0dB 效应18=6dB 30=12dB
ADC_WriteReg (0x3E、0xC9)；// CH1数字增益 C9=0dB 效应 BD=-6dB B1=-12dB


ADC_WriteReg (0x73、0x80)；// en Ch1
ADC_WriteReg (0x74、0xF0)；// ASI 输出

ADC_WriteReg (0x75、0xE4)；// PWRUP  

此致

  • 0
    TI__Guru**** 2384940 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Wentin、

    这就是我为线路输入和20k 阻抗对 DRE 进行编程的方法：

    %设置为第0页
    w 98 00 00

    %启用内部 Areg 并禁用睡眠模式
    W 98 02 81

    0.01ms 暂停%
    D 10.

    % SW 复位  
    W 98 01 01

    %配置 TLV320ADCx140 DRE、阈值=-54dB 且增益= 24dB
    w 98 6c 00
    宽98 6d 7b

    将%设置为第5页以了解 DRE 参数
    宽98 00 05

    %设置 DRE Release Alpha、20ms
    w 98 7c 7f B5 16 50

    将%设置为第6页以了解 DRE 参数
    宽98 00 06

    %设置 DRE 发布时间 Beta
    W 98 08 00 4A E9 B0  

    %设置 DRE 攻击时间 Alpha、0.01ms
    W 98 0C 01 50 DB 38

    %设置 DRE 攻击时间 Beta
    W 98 10 7E AF 24 C8

    %设置 DRE 攻击 去抖、0.0417ms
    W 98 18 00 02 00  

    %设置 DRE 释放去抖、20ms
    W 98 1C 00 03 C0 00

    %设置 DRE 攻击迟滞、1dB
    W 98 3C 00 01 00

    %设置 DRE 释放 迟滞、3dB
    W 98 34 00 03 00  

    CH 参数的%设置为第0页
    w 98 00 00

    %设置 TDM 模式、32位字和48kHz 采样率
    W 98 07 30
    宽98 14 48

    %配置 Ch1 20k 输入阻抗  并启用 DRE
    w 98 3c 09

    将 Ch2 20k 输入阻抗配置为 禁用 DRE
    W 98 41 08

    将 Ch3 20k 输入阻抗配置为  禁用 DRE
    宽98 46 08

    %配置通道4 20k 输入阻抗 、禁用 DRE
    宽98 4b 08

    %启用输入通道1、2、3、4
    W 98 73 F0

    %启用 ASI 输出通道1、2、3、4
    W 98 74 F0

    为 ADC 和 PLL 加电的百分比
    宽98 75 60

    查看您的设置、您可以为 I2S 设置 ASI 总线。 I2S 格式支持两个通道、但要在寄存器0x74上启用4个通道。 通常、I2S 仅支持2个通道。 请参阅数据表的第8.3.1.2.2节。 通过启用额外的通道、TLV320ADC5140随后附加到 I2S 的左右两侧。 您的处理器是否正确解码了这些内容？

    此外、您是否曾尝试使用 AC-MB 技术并通过 I2C 输出进行布线以及使用 PPC3来配置 DRE？

    客户如何确定 DRE 未启用？

    此致、
    佩德罗

  • 0
    TI__Guru**** 2384940 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Pedro、

    感谢您的快速响应。 客户已测试 TLV320ADC3140并将其与 TLV320ADC5140进行了比较。 它们的噪声仅有1.5dB 的差异。 我已将 AC-MB 演示发送给客户进行并行测试。 感谢您提供的代码示例。 如果仍有问题、我将为您进行更新。