This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3106:初始寄存器设置

Guru**** 2386600 points
Other Parts Discussed in Thread: TLV320AIC3106
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/988513/tlv320aic3106-initial-register-setting

器件型号:TLV320AIC3106

大家好、

我的客户采用 TLV320AIC3106进行设计、并开始构建功能。 因此、他们需要初始寄存器设置、团队能否帮助支持这种情况?

在此设计中、MCLK 和 BCLK 输入时钟均为12MHz、WCLK 也来自 SOC、采样率为48kHz、I2S 模式。 至于输入/输出配置、我将通过邮件发送 SCH。

非常感谢。

陈文森  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vincent:

    提供一些初始寄存器设置是我很乐意发送的内容。 如果您愿意、您可以将我添加为朋友、并通过私人消息发送原理图。  

    根据使用的输入、我将发送相应的配置。

    此致、

    Aaron Estrada