This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3106:麦克风 ADC 的带外噪声问题

Guru**** 2386610 points
Other Parts Discussed in Thread: TLV320AIC3106
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1004830/tlv320aic3106-question-of-tlv320aic3106-out-of-band-noise-of-microphone-adc

器件型号:TLV320AIC3106

您好、Sirs、

我的客户在 AIC3106's Microphone ADC 输入中遇到噪底问题。 我们可以看到 可闻频带内的尖峰、FFT 图是从 I2S 中记录的数据流中捕获的。   
这些噪声尖峰是否是带外噪声的谐波分量?    我们是否可以通过 I2C 配置减少这些噪声能量、包括60Hz?



谢谢、此致、

陈耀恩
2021/05-27

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Chen、

    在此测量期间、是否对器件施加了任何输入?

    除了  一些可能的空闲音调之外、我们通常看到一个平坦的响应。 例如、我附加了 AIC3107的 FFT。 这是同一系列中的器件、我希望 AIC3106的运行方式相似。 该 FFT 是通过大量的平均值计算得到的、以显示空闲音调。 您可以看到它们存在、但它们的幅度相当小。  

    由于客户在音频频带内看到一些杂散音、我想检查器件配置是否正确。 客户能否提供器件配置的 I2C 转储以及一些时钟信息? MCLK、BCLK、WCLK 值和所需的 FS 将会有所帮助。 如果使用 AP 发送时钟、则可以提供数字串行设置的屏幕截图。  

    此致、

    Aaron Estrada

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Aaron、您好!

    感谢您的关注。 附加文件是客户的 I2C 转储数据。 请查看这些信息、并告知我们您是否需要有关故障排除的附加信息。

    以下是客户系统板上的 CLK 配置。 原理图和 PCB 板文件通过电子邮件发送、

    LRCK  MCLK      BCLK
    --------------------------------------------
    8kHz  3.075MHz  512KHZ
    16kHz 3.075MHz  1.025MHZ
    48kHz 24.5MHz   3.072MHz
    --------------------------------------------

    谢谢、此致、

    陈耀恩
    2021年6月1日

    e2e.ti.com/.../i2c_2D00_dump_2D00_aic3106.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wayne、

    它看起来 PLL/时钟配置不正确。 以48kHz FS 为例、不需要 PLL、但时钟系数 Q 需要设置为4。 这会将24.5MHz (我假设是24.576MHz 时钟)分频为48kHz Fsref。 然后、使用寄存器2从 Fsref 获取所需的 FS。

    因此、16kHz 和8kHz FS 都可以来自相同的24.5MHz 时钟。 无需更改此值。 客户只需使用寄存器2并将其设置为 Fsref/3 (16kHz)和 Fsref/6 (8kHz)。  

    接下来、请客户使用24.5MHz MCLK 并根据所需的采样率设置第0页、寄存器3至0x20和第0页、寄存器2。 但愿这对您有所帮助。

    此致、

    Aaron Estrada

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Aaron、您好!

    您是否会查看客户的配置、其中固定的 MCLK 为3.072MHz、作为 TLV320AIC3106的输入?

    FSREF = 48KHz
    P = 1
    R = 1
    J = 32
    D = 0
    Q = 2

    如果播放的音频、寄存器0x02的值随采样率而变化
    a) 16KHz:寄存器值为0x44,导致时钟设置为 fsref/3 (16KHz)
    b) 8kHz:寄存器值为0xAA、导致时钟设置为 fsref/6 (8kHz)

    谢谢、此致、

    陈耀恩
    2021年6月4日

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wayne、

    这些 PLL 系数看起来不错、遵循数据表中的建议。 客户是否仍然看到上述系数的这些音调?

    此致、

    Aaron Estrada

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Aaron、您好!

    客户不断 看到 PLL 设置的杂散噪声问题。 它是否与原理图和布局有关?

    谢谢、此致、

    陈耀恩
    2021年6月7日
     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Wayne、

    正如我在离线模式下提到的、我将了解一下布局。  

    此致、

    Aaron Estrada