• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 187 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3268：时钟基础知识

admin
Guru**** 2535150 points
Other Parts Discussed in Thread: TLV320AIC3268

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1000844/tlv320aic3268-clocking-basics

器件型号：TLV320AIC3268

是否有介绍这些 TLV320 DSP 时钟的参考文档？

例如、如果我所需的采样频率为48kHz、我选择使用我自己的时钟。 我假设 MCLK 最好是采样频率的某个整数乘法器。 ADC_CLKIN 和 DAC_CLKIN 将连接到 MCLK。 在什么情况下、这些频率会不同？ 在乘法器和除法器之后、当所有灰尘都稳定下来时、DAC_FS 是否应该为48kHz？ ADC_FS 是否始终相同？ 与其他时钟相比、调制器时钟所需的频率是多少？为什么？ 与 ADC_CLKIN 或 DAC_CLKIN 相关的 miniDSP_A 和 MINI_DSP_D 时钟值是多少？ DOSR 和 AOSR 值的作用是什么？

是否有计算这些值的应用程序或电子表格？  我在 TLV320AIC3268用户指南(SLAS953A、第8.3.4节、pp 65-67)中看到了公式、但它们没有解释频率设置的最终目标。

谢谢你。

Phil

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Phil、

    您可能会发现 AIC3262的应用参考指南非常有用、因为这些器件非常相似： https://www.ti.com/lit/ug/slau309/slau309.pdf?ts=1620935078120&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTLV320AIC3262

    第2.4.3.6节解释了时钟限制。

    我们没有专门用于 AIC3268的计算器、但您可以在此处参阅 AIC3254计算器、因为时钟树非常相似： https://www.ti.com/lit/zip/slar163

    主要区别在于 AIC3268包含一个额外的 PLL CLKIN 分频器、并且 DAC 和 ADC 可由单独的引脚供源。 如果您希望以不同的采样率运行 ADC 和 DAC、则可以对其使用不同的频率。 该器件还具有一个 SRC、用于将 ADC 数据转换为 DAC 的时钟域。

    考虑到集成 PLL、这些器件非常灵活、因此 MCLK 不一定需要是预期采样率的整数倍、您甚至可以将器件配置为从 BCLK 生成内部时钟(假设您在从模式下运行)。

    最棒的

    Zak

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢、Zak。  指向计算器的链接非常有用。  我建议 TI 再进一步、让用户输入芯片型号、并指导您完成这些设置的 PLL 或直接分频器/乘法器计算步骤。 它应该是一个快速且脏污的应用。 另一个原因是 miniDSP 的某些例程(BiQuad 等)可能需要其他过采样。 如果此功能适合 PurePath、则效果会更好、因为它更了解 DSP 中使用的例程。