This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DIR9001:具有 Crystal 和 SPDIF 接口查询的 CLKSEL

Guru**** 670100 points
Other Parts Discussed in Thread: DIR9001, PCM1794, PCM1794A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1013195/dir9001-clksel-with-crystal-and-spdif-interface-queries

器件型号:DIR9001
主题中讨论的其他器件: PCM1794PCM1794A

您好!

首先、我对有关晶振或 PPL 选择的文档有点困惑。 网络上的一个图使用了一个晶体、CLKSEL 引脚悬空(因此通过下拉接地)、但我认为它应该保持高电平、并且 FMT0/1可以保持原样、因为它们不会产生任何影响。 是这样吗?


第二个问题、我从计算机主板获取 SPDIF。 计算机和 dir9001+pcm1794+运算放大器将共享相同的接地。 虽然通常使用隔离变压器、但除了尖峰保护之外、我看不到它的需求、我想知道它是否像直接连接 RXIN 引脚那样简单。 但是、我尚未测量到 SPDIF 电压过高、但很快就会测量到。

第三个问题、是否所有使用加重的44KHz 样本或是否有自动检测的方法? 我想知道 emphh 引脚是否会提供此检测、以及是否可以使用它来自动设置 PCM1794上的去加重引脚。 在大多数情况下、它看起来像是一段很长的时间没有使用过预加重、我可能会忽略它、但值得检查。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew:

    CKSEL 引脚为低电平表示使用 PLL 源、当您想要解码来自双相输入的数据并生成 I2S 输出时、这是必需的。 只有当您有一个 XTI 源并且希望转换器在没有 S/PDIF 输入时继续为诸如 ADC 的下游组件提供可靠的时钟时、CKSEL 才应保持高电平。 在这种情况下、选择哪种格式并不重要、因为您没有输出数据。  

    如果您在同一系统中传输 S/PDIF、并且板之间具有良好的接地连接、则可能无法从隔离中受益。 不过、RXIN 引脚上没有同轴放大器、因此您需要确保 S/PDIF 信号在 DIR9001支持的范围内、通常最好是在情况下使用放大器。

    此检测使用 Emph 引脚。 来自 S/PDIF 流的通道状态位也会解码、并用于各种引脚指示器。 就个人而言、我通常不会看到有人再使用预加重、但做好处理这种预加重的准备不会有任何伤害。 将 DIR9001的 Emph 引脚连接到 PCM1794的 DEM 应可实现这一目的。

    最棒的

    Zak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Zak、

    我将输出数据、I2S。 因此、为了实现最低抖动、我应该将 CKSEL 置为低电平、它将使用晶体和 PPL、而不是从 SPDIF 恢复时钟、这是正确的吗?

    我有一个用于同轴电缆的放大器、很抱歉、电路比我发布的更多。

    去占空比时、问题是是否正在进行一些实际检测、或者它只是针对44.1kHz 信号进行切换。 在这种情况下、大多数44.1kHz 源都是错误的。 显然、这种"检测"不会通过 I2S 进行检测、也不会像 PCM1794A 那样在 DAC 中具有自动模式。

    此致、

    Andrew



  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andrew、

    晶体实际上 在 恢复 S/PDIF 时钟或解码数据方面没有任何作用。 仅当您希望使用 fs0/FS1引脚来监控采样率并在 PLL 未锁定时驱动稳定的 I2S 时钟时、采样频率计算器才会使用该功能。 VCO 也可用作时钟源、但如果没有输入、它是自由运行的 、并不是最稳定的时钟源。 这就是提供 CKSEL 引脚在时钟源之间切换的原因、因为在没有 S/PDIF 信号时、您可能仍然希望下游组件具有稳定的时钟。

    检测到预加重、但检测方法 是读取 IEC60958标准中定义的通道状态位。 如果您说传输的数据是预加重的、但通道状态位未设置为在 S/PDIF 帧中指示这一点(如果您完全符合协议、则应该是这种情况)、则器件将无法识别使用了预加重滤波器。 换而言之、该器件无法分析实际数据以确定是否使用了预加重滤波器、并依赖于帧中包含的这些信息。

    最棒的

    Zak

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Zak、

    到达那里、我被认为需要晶体来实现最佳的 PLL 锁定、从而实现尽可能低的抖动。 我不需要 FSX 监控引脚。 当没有 I2S"输出"时、我不确定 SPDIF 是否仍然计时、但我猜是这样、因此 PLL 锁定应该是一致的。 即使不是这样、当信号进入时也会很快锁定。 不过、我现在想知道、如果没有晶体、抖动是否真的是~50ps、或者我是否读出了错误?

    另一方面、如果 I2S 时钟不稳定、PCM1794A 可能会产生砰砰声、咔嗒声等?

    pre-Emphasis>非常感谢您解释了它的确定方式。

    此致、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andrew、

    只有当有一个用于锁定和解码的 S/PDIF 输入时、PLL 才能锁定。 I2S 时钟仍将从 VCO 和后面的分频器输出、但由于 VCO 是自由运行的、因此时钟很可能会漂移、输出采样率可能不是您预期的采样率。 这时晶体会有所帮助。 也就是说、当从 VCO 作为时钟源切换到晶体振荡器时、我们无法保证平稳过渡、因为频率是不相关的。 因此、当时钟发生变化时、仍然可能会有一些噗声/嘀哒声、但在这种转换过程中、您可能会使用 CLKST 脉冲来使其静音。

    最棒的

    Zak