This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1789:上电期间使 RST 引脚无效的时序

Guru**** 2362820 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1007884/pcm1789-timing-to-de-assert-rst-pin-during-power-on

器件型号:PCM1789

您好!

在图20中未指定加电期间使 RST 引脚无效的时序。
我的理解是否正确、即 RST 引脚可在上电期间随时取消置为高电平?
我知道、如果 RST 引脚保持高电平并且提供了 SCKI、则在从加电开始的3846个 SCKI 时钟周期后内部复位被释放。

此致、
加藤

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kato-San、

    当 RST 必须变为高电平时、没有特定要求。  我建议 RST 保持低电平直到电源建立、然后它可以再次变为高电平。  在 RST 上升沿之后、器件将退出内部复位3846 SCK 周期。

    谢谢、

    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul-San:

    感谢您的回答。

    我知道。

    此致、
    加藤