• 状态
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 449 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3268：ASI1/I2S 从模式

admin
Guru**** 2534620 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1000101/tlv320aic3268-asi1-i2s-slave-mode

员工、

我能够从线路输出中获取音频流、但不能通过 ASI1/I2S 端口。 I2S 处于受控模式、从音频桥接芯片接收其 MCLK、BCLK 和 LRCLK 信号。 我没有从 DOUT1获取任何内容。 同样、我听到的是 Int8xOut_1通过线路输出的模拟输出、但 I2S 端口没有任何输出。 BTW、我正在使用从 PurePath Studio 生成的代码。 无其他修改。 您知道我在这里遗漏了什么吗？

谢谢。

Phil  

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我甚至尝试了简单的 Dec4xIn 至 I2S_OUT、但它不起作用。 无数据随时钟输出。 我的假设是、这一切都与时钟相关。 我尝试将 ADC 和 DAC 设置为直接使用 MCLK 而不是使用 PLL、但这并没有什么不同。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我得到的线路输出很好。 没有耳机输出、我知道这应该来自 LDAC/RDAC。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我还尝试启用"同步模式"、但也没有任何作用。

    我探测进入 TLV320的时钟线：MCLK、BCLK 和 LRCLK 都处于激活状态。 但是、TLV320的 OUT1处于非活动状态。 TLV320无数据时钟输出。 生成时钟的 USB 桥接器以48KHz 的采样率以12.288MHz 的频率运行 MCLK。 此48KHz 的采样率与 TLV320的采样率相匹配。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Phil、

    您是否已更新 PPS 文件中的属性以进行48kHz 操作？ 您需要在"Sample Rate (采样率)"下拉菜单中选择"48kHz 为 true (48kHz)"、然后将"Current Rate (当前速率)"设置为"48"。

    最棒的

    Zak

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的。 我尝试了48kHz、我的默认值。  我后来尝试了44.1kHz、然后尝试了16KHz。 问题没有变化。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    用作时钟主器件的音频桥接器芯片正在发出12.288MHz 的信号。 这是48kHz 采样率*256。  (F*256)。 LRCLK 为 FS*64。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    16位数据字(TLV320的默认值)/

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    LRCLK 为 WCLK

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我觉得 ADC 和 DAC 时钟设置不正确。 因此、DAC 不工作、也不会向外发送 I2S 和耳机输出。 我的另一个理论是、TLV320是在主时钟芯片正确建立 MCLK 之前开始的。

  • 0
    TI__Guru**** 2534620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在桥接芯片上电且 MCLK 正常工作后、TLV320启动延迟了15秒。 TLV320的行为没有差异。 ADC 似乎在工作、模拟音频输入被路由到线路输出良好且干净。 DAC 没有输出任何内容。