This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5414C-Q1:关于输入偏置和共模范围

Guru**** 670150 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/881882/tas5414c-q1-regarding-input-bias-and-common-mode-range

器件型号:TAS5414C-Q1
主题中讨论的其他器件:TAS5414

我在尊敬的 TI 工程师 Greg Scott 的支持下、开始了 TAS5414/5424设计。  出色的 TI 技术支持!  格雷格正在比赛中。

客户的高层管理人员将此项目提交到我的议程中、但最近我非常紧迫地将其重新列入议程。

如果我将运算放大器放置在 TAS5414输入之前、此设计将非常有效。  这是一个非音频、直流耦合应用、在 TAS54xx 的输入端没有数据表中建议的耦合电容器。  

要成功实现这一目标、我需要知道 TAS54xx 的共模电压范围。  该部件的最高增益为40 (->32dB)、因此驱动轨到轨输出需要大约600mV p-p 的差分输入电压。  

数据表表示内部直流偏置点为~3.3VDC、共模范围为1800mV 峰间值、以3.3VDC 为中心。  我的理解是、对于零差分输入电压、共模范围为2.4-4.2VDC。

这是否意味着我可以在 IN_M 公共偏置引脚上施加4.0VDC 等电压、并且仍然能够在不失真的情况下驱动 D 类轨到轨输出?  我可以将 IN-M 引脚偏置为高于4V 吗?

假设我保持在器件的共模范围内、将4V 强制施加到 IN_M 引脚上是否存在任何问题?

或者、如果我能够熟练地让器件在3.3VDC 下自偏置其输入、我能否使用运算放大器对该内部偏置电压进行"采样"并使用该电压对我的外部运算放大器进行偏置?

数据表提示使用85k 电阻器建立内部偏置点。  大声地思考、这意味着使用具有1nA 偏置电流的运算放大器对偏置电压进行采样将"将"TAS54xx 的偏置点"拉至85微伏、对吧?

提前感谢您对此主题的反馈。

Jim Olson

美国印第安纳波利斯




  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    输入端的共模电压对于器件上的所有通道都是相同的。  共模电压将因器件而异。  输入阻抗也具有宽容差。  当输入阻抗较高且通过该电阻器拉取的偏置电流将导致输出端出现直流失调电压。  您的计算正确。  1nA 的输入偏置电流将导致85uV、而增益为32dB 时、输出将呈现3.5mV 的直流失调电压。  1uA 的偏置电流将强制 实现3.5V 的直流偏移!  

    您可以强制输入增加数据表中的最大 VCM、即1.9Vrms 或2.68Vpeak。  这将是每个输入引脚中高于共模电压的最大允许值。  例如。  共模电压为3.3V 加上信号峰值2.68Vpeak、每个输入引脚上的峰值为5.98Vpeak。  因此、您可以将其推至4.0Vdc 以上。

    是的、您可以使用放大器的共模电压对运算放大器进行偏置。  我们不会在外部提供该电压、除非通过输入引脚。  因此、您需要了解如何在您的系统设计中执行此操作。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您对我的问题的答复、Greg。  您确实是 TAS54xx 向导豪华版!

    当您在响应中说"除了通过输入引脚之外、我们不会在外部提供该(共模)电压"时、您实际上意味着我必须使用低输入偏置电流运算放大器检查 VCM 引脚、以获得器件内部共模电压的估算值、对吧?

    另一个关于不相关主题的问题、如果可以在不启动另一个主题的情况下询问:  

    我们将在每个系统中使用两个 TAS5424、它们都共享同一条 I2C 总线。  但是、由于这些 TAS5424不在同一 PC 板上(我们的产品不包括存在 RFI 问题的 AM 无线电)、我不打算将 OSC_SYNC 信号从系统中的第一个 TAS5424导出到第二个 TAS5424。  

    实际上、在我的连接系统中、在 TAS5424之间导出 OSC 波形会很困难。  我更喜欢让这两个 IC 在内部生成自己的时钟并运行"不同步"、因此可以说。

    但是、如果我利用芯片的 I2C_ADDR 功能并为两个 IC 提供不同的 I2C 总线地址、这是否意味着拥有从器件 I2C 地址的 TAS5424的内部振荡器完全禁用、并且必须接收外部生成的频率和振幅合适的 OSC 信号?

    如果是、这可能意味着我将使用 I2C_ADDR 引脚将两个 IC 配置为不同 I2C 地址的从器件、并从本地晶体振荡器提供两个 IC OSC 信号。

    再次感谢您的帮助、Greg。  


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我很高兴您对我们的器件进行了如此深入的研究。  正确的方法是、器件将自动使用从器件 I2C 地址进入从器件模式。  但是、通过写回寄存器0x0B 中的位6回到主时钟模式、这个从器件可被设为主器件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Greg、

    感谢您对我有关 I2C_ADDR 引脚使用的问题的上述有趣回答。

    您的答案表明、我可以将 I2C_ADDR 引脚驱动为35%、65%或100%、从而将两个 TAS54xx 器件置于从模式。  在我的假设配置中、尽管芯片处于从模式、但我还是会巧妙地省略对 OSC_SYNC 引脚应用外部时钟波形。

    那么我的系统 CPU (当然是 TI 处理器、对吧?) 将向0x0B 寄存器发出 I2C 命令、强制内部时钟电路返回主模式、芯片在此模式下生成自己的时钟。

    到目前为止、我对您所写的内容还可以吗?

    因此、这意味着即使 OSC_SYNC 引脚是输入但 OSC_SYNC 上没有有效的外部时钟信号、也可以成功地对 I2C 寄存器进行写入和读取   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    您的所有陈述都正确。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Greg、

    如果我在我愚蠢的 TAS5414问题上垄断您、我会感到很抱歉。  

    我的 PCB 布局人员刚刚与我联系、并标记了一个与36引脚 HSSOP 封装的引脚分配相关的非常奇怪的问题。  他说、该器件的文档显示、HSSOP-36封装的角倒角不在传统(左上角)角。

    此外、他还注意到、由于传统 IC 采用了编号方式、因此引脚在器件周围不会进行反时钟编号。  

    是这样吗?

    随函附上 TAS5414文档中的一项内容、该文档将使我们的耳朵更加舒适。

    Jim Olson
    美国印第安纳波利斯
    +1.317.590.0700节电池
    e2e.ti.com/.../Texas-Instrument-36-Pin-HSSOP-Dimensioned-Footprint.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    您的布局人员正颠倒查看器件。  在暴露的引线框旁边的引脚1附近有一个圆点"被激光"。  底部塑料中有一个凹痕。  由于该部件是倒置的、用于暴露热墨的引线框、因此必须在顶部相应地标记标记。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我对使用36引脚版本的 TAS5414评估套件进行了逆向工程设计。  评估套件内的用户手册包含 PCB 铜迹线的图像。

    根据该电路板布局、这是36引脚 HSSOP 的正确引脚布局: