This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS2110EVM:TDM 时钟误差和严重误差 REG[0x2]= 0x2

Guru**** 1792010 points
Other Parts Discussed in Thread: TAS2110
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/895656/tas2110evm-tdm-clock-error-and-critical-error-reg-0x2-0x2

器件型号:TAS2110EVM
主题中讨论的其他器件:TAS2110

您好!

当我在微处理器上初始化 tas2110时,出现此错误

这看起来像是加电问题。 但我将寄存器0x02设置为0x0c。

i2cset -f -y 2 0x4c 0x00 0x00 i2cset
-f -y 2 0x4c 0x7f 0x00
i2cset -f -y 2 0x4c 0x02 0x0c 

此致、

Pineau Henri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Henri、

    我们将查看此主题并尽快回答。

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Henri、

    您是否已读回寄存器0x24并从位2识别了 TDM 错误?

    初始化器件时、I2S 总线的状态是什么?
    该器件需要数字输入端的有效 I2S 信号才能正常工作。

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ivan、

    我找到了问题。 BCLK 时钟错误。

    我有:

    BCLK = 48KHz

    WLKC = 48kHz

    我认为 WLCK 还可以、但不是 BCLK。 tas2110是从设备还是主设备?

    我必须在 tas2110上配置 BCLK (哪个寄存器?) 或者使用 IMX 处理器?

    此致、

    Pineau Henri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Henri、

    BCLK 和 WCLK 的频率不能相同、这是否是拼写错误?

    TAS2110是从器件、关于 BCLK 和 WCLK、您需要设置这些信号频率之间的比率、例如。 BCLK = 12.288MHz、WCLK = 48kHz、比率为256。 下面的捕获来自不同的器件 GUI、但 TAS2110的"Playback (播放)"菜单是相同的。

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ivan、

    我知道、但生成 BCLK 和 WCLK 的是我的处理器。 那么,为什么这个比率改变了 BCLK 频率呢?

    此参数仅供从器件(tas2110)了解 BCLK 和 WCLK 之间的比率?

    此致、

    Pineau Henri

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Henri、

    我知道 BCLK 和 WCLK 由处理器生成、TAS2110是从器件。
    然而、如上所述、BCLK 和 WCLK 之间的比率不能为1、BCLK 频率必须高于 WCLK。 此参数必须与处理器发出的这些信号的频率相匹配。

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    由于不活动、我将关闭此线程。 如果您有任何其他问题、请回复或创建新主题帖。

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器