• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 421 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3204：在192kSps 下使用 AIC3204的 ADC 部分并使用滤波器 B

admin
Guru**** 2585325 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/908752/tlv320aic3204-using-the-adc-portion-of-the-aic3204-at-192ksps-with-filter-b

器件型号：TLV320AIC3204
主题中讨论的其他器件：TMDX5535EZDSP

我看到有证据表明、有些人在192kSps 使用 AIC3204。

我想这样做、并使用滤波器 B 来获得额外的带宽。

我对可能因此而受到影响的一些性能因素不是很关心。  我只需要更高的采样率和更高的带宽能力。

我没有看到如何做到这一点的简要说明。  我使用 TMDX5535EZDSP 来控制 AIC3204。  我已经逐步介绍了各种工作模式。  但是、当我尝试进行此组合(滤波器 B 为192kHz)时、我会遇到意外行为。 还有其他一些设置、我是否缺少这些设置。  另一件事是，更改 AOSR 似乎不会对汇率产生影响，我不确定原因(其他更改)。

当我查看数据表和针对芯片的程序员参考时、我知道这种运行模式有点"未记录"、 但是、如果有某种方法使其以这种方式运行、我会很乐意使用它并在此"模式"下测试/描述性能指标。

非常感谢您的参与。

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    以下是寄存器配置(见下文)。  这直接来自 TMDX5535EZDSP 示例代码。  我刚刚更改了一些增益寄存器和 AOSR (从0x80更改为0x20 -这应该会改变采样率)并将信号处理块更改为滤波器 B (通过选择 PRB_R7作为第0页的寄存器61)。  音频效果好、效果好、非常好。  唯一的问题是、它不应该是48kHz 采样率(如果我将 AOSR 设置为0x80、它是48kSps、如果我将其更改为0x20、它仍然是48kSPS -这不是文档所说的工作方式)。  这都是假设我没有遗漏任何东西、我可能会遗漏这些东西。

    有人能告诉我我我出了什么问题吗？ 或

    请有人给我一个肯定的答案、说明这不适用于此芯片？

    /*配置 AIC3204 */
    AIC3204_rset (0、0x00)；//选择 PAGE 0
    AIC3204_rset (1、0x01)；//重置编解码器
    EZDSP5535_waitusec (1000)；//在复位后等待1ms
    AIC3204_rset( 0, 0x01 )；//选择第1页
    AIC3204_rset( 1, 0x08 )；//禁用从 DVDD 生成粗 AVDD
    AIC3204_rset( 2, 0x01 )；//启用模拟块，使用 LDO 电源
    AIC3204_rset (123、0x05)；//强制基准在40ms 内加电
    EZDSP5535_waitusec (50000)；//等待至少40ms
    AIC3204_rset (0、0x00)；//选择 PAGE 0

    /* PLL 和时钟配置和上电*/
    AIC3204_rset (27，0x0d)；// BCLK 和 WCLK 被设置为 o/p；AIC3204 (Master)
    AIC3204_rset (28、0x00)；//数据设置= 0
    AIC3204_rset (4、0x03)；// PLL 设置：PLLCLK <- MCLK、CODE_CLKIN <-PLL CLK
    AIC3204_rset (6、0x07)；// PLL 设置：j=7
    AIC3204_rset (7、0x06)；// PLL 设置：hi_Byte (D=1680)
    AIC3204_rset (8、0x90)；// PLL 设置：LO_BYTE (D=1680)
    AIC3204_rset (30，0x88)；//仅针对主控模式下的每帧32位时钟
    // BCLK=DAC_CLK/N =(12288000/8)= 1.536MHz = 32*FS
    AIC3204_rset (5，0x91)；// PLL 设置：加电 PLL，P=1和 R=1
    EZDSP5535_waitusec (10000)；//等待 PLL 出现
    AIC3204_rset (13、0x00)；//高字节(DOSR)，DOSR = 128十进制或0x0080 DAC 过采样
    AIC3204_rset (14、0x80)；// LO_Byte (DOSR)(对于 DOSR = 128十进制或0x0080)
    //AIC3204_rset (20、0x80)；// AOSR = 128十进制或0x0080将抽取滤波器1更改为
    AIC3204_rset (20，0x20)；// AOSR = 128十进制或0x0080用于抽取滤波器1至6 //
    AIC3204_rset (61、7)；//选择 PRB_R7路径//  
    //AIC3204_rset (83、20)；// 增加左侧的增益//  
    AIC3204_rset (84、20)；//增加右边的增益//  
    AIC3204_rset (11，0x82)；//为 NDAC 加电并将 NDAC 值设置为2
    AIC3204_rset (12，0x87)；//为 MDAC 加电并将 MDAC 值设置为7
    AIC3204_rset (18，0x87)；//加电 NADC 并将 NADC 值设置为7
    AIC3204_rset (19、0x82)；//加电 mAdc 并将 mAdc 值设置为2

    /* DAC 布线和上电*/
    AIC3204_rset( 0, 0x01 )；//选择第1页
    AIC3204_rset( 12, 0x08 )；//路由到 HPL 的 LDAC AFIR
    AIC3204_rset( 13, 0x08 )；// RDAC AFIR 路由到 HPR
    AIC3204_rset (0、0x00)；//选择 PAGE 0
    AIC3204_rset (64，0x02)；//左容积=右容积
    AIC3204_rset (65，0x00)；//左 DAC 增益至0dB VOL；右跟踪左侧
    AIC3204_rset (63、0xd4)；//向左、右上电数据路径并设置通道
    AIC3204_rset( 0, 0x01 )；//选择第1页
    AIC3204_rset (16，0x00)；//取消 HPL 静音，0dB 增益
    AIC3204_rset (17，0x00)；//取消 HPR 静音，0dB 增益
    AIC3204_rset( 9, 0x30 )；//加电 HPL、HPR
    EZDSP5535_waitusec (100)；//等待

    /* ADC 路由和上电*/
    AIC3204_rset( 0, 0x01 )；//选择第1页
    AIC3204_rset (52、0x30)；//立体声1插孔
    //将 IN2_L 更改为 LADC_P、阻值为40千欧
    AIC3204_rset (55、0x30)；// IN2_R 至 RADC_P 至40kohmm
    AIC3204_rset (54、0x03)；// CM_1 (共模)通过40千欧连接到 LADC_M
    AIC3204_rset (57、0xc0)；// CM_1 (共模)到 RADC_M (40千欧)
    AIC3204_rset (59，0x00)；// MIC_PGA_L 取消静音
    AIC3204_rset (60、70)；// MIC_PGA_R 取消静音//增益
    AIC3204_rset (0、0x00)；//选择 PAGE 0
    AIC3204_rset (81、0xc0)；//向左和向右上电 ADC
    AIC3204_rset (82、0x00)；//取消左右 ADC 的静音
    AIC3204_rset (0、0x00)；//选择 PAGE 0

    EZDSP5535_waitusec (100)；//等待

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Greg、  

    我的理解是、处理块将强制 AOSR=64值。  对于处理块 A、 可以设置为64或128、但只能设置为64或128。  

    我可以咨询我们的设计团队以了解更多详细信息、但我不相信 AIC3204能够做到这一点。  

    此致、

    -Steve Wilson

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的反馈！

    我刚刚在网上看到有人选择采样率为192kHz 的滤波器 B (这就是我要做的)。  我的 AOSR 在我更改它时似乎根本没有任何影响。  通过更改 J 参数并使用其他参数、我能够使用滤波器 B 获得192kHz 采样率。  但是、它看起来非常糟糕。  它在我的测试音调上具有高频噪声。 这是使用来自信号发生器的2kHz 输入。  您可以看到、采样率真正为192kHz、第0页的寄存器61设置为7 (滤波器 B)：

    e2e.ti.com/.../Time_2D00_FreqPlot.docx

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    不过，我仍在等待就这一问题作出明确的答复(同时继续看看我是否可以做进一步的事情，使其正常工作)。

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Greg、  

    滤波器 B 的 AOSR 始终为64。  即 CIC 滤波器将抽取32倍、软件抽取滤波器将是2倍。  您的问题是调制器时钟的最大频率为6.758MHz。  因此、如果您使用滤波器 B、 则需要12.288Mhz 的调制器时钟。 (192k * 2 * 32)

    我们无法关闭2x 抽取滤波器、因为这会导致一些相当大的混叠、我想这是不可取的。  

    我不确定您在哪里看到有人这样做、 但他们很可能会获得相同的不良数据。  

    此致、

    -Steve Wilson

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢您的澄清。  我认为我之前看到的图只是频率响应曲线、看起来不错、我可以复制它。  但是、由于您提到的原因、底层无杂散动态范围很差。

    您的帖子解决了我的问题。

  • 0
    TI__Guru**** 2585325 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    格雷格欢迎您、很不幸、周围没有简单的工作。  如果您正在寻找一个可以实现此目的的音频 ADC、我的理解是 PCM186x 系列具有0.454*FS 的通带、即使对于192kHz 也是如此。 我需要仔细检查一下、因为数据表有点模糊。

    此致、  

    -Steve Wilson