[参考译文] PCM3168A：未通过 FCC：降低 EMI 的建议

您好、Aaron、

您能否分享发射频谱图以便我们查看结果？  杂散是否是 MCLK 频率的倍数？ 您是否在驱动器附近的这些线路上具有串联阻抗、以帮助降低边沿速率和振铃？

是的、MCLK 和相关线路具有100欧姆的串联阻抗。 我们还在这些线路上尝试了铁氧体磁珠、但效果不大。

下图：

感谢您的分享。  您的 MCLK 频率是多少、如果您停止发送时钟、结果会显著改善？

感谢您的回答。  

MCLK 为12.288MHz。 我认为这是使用 ADC 时可用的最低频率(48kHz 时)。 我们是否应该尝试另一种方法？

我正在处理远程和场外实验室、没有一种简单的方法来尝试您的建议。

您能否推荐一些合理的测试设备？ 我购买了一个射频资源管理器、售价400美元、但它似乎没有提供任何有意义的数据。 我很高兴尝试一些实验-我只是想能够在本地进行这些实验。  

我们的测试工程师尝试通过断开音频输入和输出来隔离问题。 他还尝试在外部音频接线中添加铁氧体磁珠、效果良好。

感谢您提出的任何其他想法。 谢谢你。

Aaron

你好、Aaron、

就 Collin 而言、时钟和数据线是该器件唯一可能对 EMI 产生很大影响的开关节点。 您通常具有的100欧姆电阻对这一点非常有帮助、因此最好您拥有它们！ 如果您能够禁用时钟、这将是检查这是否是问题的根源的好方法。 或者，您可以尝试以384*FS (18.432MHz)运行 MCLK，以查看这是否会改变发射杂散。  

我们目前通常不会在内部进行此测试、因此我会毫不犹豫地提出任何设备建议。

如何为编解码器供电？ 您是否在电路中使用任何开关模式电源？ 这些器件与微处理器一起是 EMI 的常见来源。 遗憾的是、除了您使用的串联电阻和铁氧体磁珠外、许多 EMI 抑制都归结为布局。 布局的最佳实践有许多来源、但以下是一些常见建议：

• 确保您具有一个实心接地层、并且电路板上的所有布线(尤其是开关布线)都具有返回接地层的低电感路径。 多层电路板通常使实现这一目标变得容易得多、但有时您也必须厌倦过孔电感、这有助于使用多个过孔来减少这种情况、尤其是在高载流布线上。
• 除非您绝对需要、否则请避免分离接地平面。 我更经常地看到分离的接地平面会导致比它们解决的问题更多的问题。 如果您的布局受到一定的限制、并且需要分离平面以避免数字噪声耦合到模拟路径、这是可以理解的、但这必须小心操作、因为分离平面会有效地创建可充当出色散热器的槽天线！ 如果您拆分了平面、请确保将它们连接在非常靠近 IC 的单点。  
• 从原理图中可以看到、PCM3168A 周围有足够的旁路电容、因此可能只需确保设计中的其他组件也是如此。

最棒的

Zak

我们在设计中使用开关电源。 它由 USB 供电、因此其中一项挑战是为模拟器件生成分离电源、为编解码器生成干净的+5VA 电源。

我开始怀疑编解码器上+5VA 的开关电源。 现在出现的一个问题是开关电源使用 AGND 来接地。 这可能会产生很大的噪声。 它还可以使用更多的滤波。

我们确实具有单独的数字和模拟接地平面。 我可以确认单个连接点非常接近编解码器。 这里是否有更好的模拟和数字隔离选项？ 我看到了一个单 GND 平面、其中的镂空用作模拟和数字之间的分隔符(请参阅下面的示例)。 这是您推荐的吗？

谢谢大家、

Aaron

您好、Aaron、

我认为 SMPS 是最有可能成为问题的人。 我看到一些器件为反馈信号和任何模式设置等提供 AGND、并为主电流路径提供 PGND。 在以一个接地为基准的电源和以另一个接地为基准的旁路电容之间使用铁氧体磁珠也不常见。 这会为高频创建一个 LC 滤波器、为低频创建一个短接。 这是一个在 PLL 背景下讨论这一点的应用手册、但 它仍然适用于 https://www.ti.com/lit/an/scaa048/scaa048.pdf。

我从未尝试过将镂空用作模拟/数字隔离的方法、但我不建议使用它、因为这意味着您的电流必须围绕该引脚行进才能返回接地、这意味着更长的接地回路和更大的作为插槽天线辐射的可能性。  

您可能还知道、但请记住、标准 USB 2.0协议仅提供高达500mA 的电流、而无需外部电源。 对于 USB3.0和 USB-C、这种情况有所增加、但如果您正在设计与 USB 2.0兼容、则当所有通道均处于活动状态时、仅 PCM3168A 就需要在模拟和数字电压轨之间大约260mA 的电流！

最棒的

Zak