This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/914646/tlv320dac3203-mckl-wclk-have-internal-pull-up-resistor
大家好
TLV320DAC3203 MCKL/WCLK 引脚是否具有内部上拉电阻器？
您好、Junkai、
MCLK 和 WCLK 引脚都没有内部上拉电阻器。
但是、它们不需要外部电阻即可工作。 这些是数字时钟线、您只需要从外部接口连接时钟即可。 请查看此文档以了解更多信息。
https://www.ti.com/lit/an/slaa469/slaa469.pdf
如果您有其他问题或意见、请告诉我。
此致、 Luis Fernando Rodríguez S.
您好、 Fernando、
感谢您的支持，我有一个问题要问您。
客户使用 SOC 引脚多路复用。
客户在将 SOC 引脚连接到 MCLK/WCLK 引脚时连接下拉电阻器。 (因为当它们使用这些 SCO 引脚作为 GPIO，时、它们需要确保这些引脚为低电平。)
当使用该引脚与下拉电阻器进行时钟通信时、是否会产生任何影响？
此致
阿伦·高
您好、Allen、
如果客户为 MCLK 和 WCLK 引脚使用下拉电阻器、我建议仅确保器件配置为从模式(BCLK 和 WCLK 配置为输入)。 将其中一个时钟置于主控模式可能会导致错误的 I2S 操作。 如果器件配置为从模式、则不会出现问题。
