• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 207 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC5140：MCLK 信号干扰

admin
Guru**** 2387080 points
Other Parts Discussed in Thread: TLV320ADC5140
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/912680/tlv320adc5140-mclk-signal-glitch

器件型号：TLV320ADC5140

大家好、

你好。

我们的客户在 TLV320ADC5140的 MCLK 信号上遇到一些干扰。 她不知道是否可以接受、因为数据表中未提供 MCLK 的电气特性。

她想知道 是否可以通过使用有源探头来引入 MCLK 上的干扰？ MCLK 以相对较低的频率运行、使用无源10Mohm/11pF 时、她看不到任何问题。

如果您有有关如何清除此干扰的信息、我们将不胜感激。

提前感谢！

艺术

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    MCLK 输入信号需要以大约50%的占空比运行、最大频率为36.864MHz。  线路上的逻辑电平毛刺是不可接受的、应该被消除。  干扰可能是由于两个信号在相邻 eachother 附近运行时发生耦合或系统中的电源/GND 干扰所致。  接地的小分流电容(11pF 示波器)消除了毛刺脉冲这一事实进一步证实了这可能是耦合问题。   

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    更新如下：

    1)  占空比最小值/最大值分别为45%和55%

    2)  如果 PLL 将 MCLK 用作输入、则抖动应小于1ns

    3)  必须避免逻辑电平干扰。  干扰可能会触发时钟错误、从而关闭 ASI。  请通过在输出驱动器附近添加一些串联电阻、避免在没有 GND 分离的情况下进行较长的相邻布线、并可能添加调试中的一些分流电容来缓解毛刺脉冲。  

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Collin！

    艺术