This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM49450:LM49450相位延迟问题(2)

Guru**** 2513185 points
Other Parts Discussed in Thread: LM49450

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/920252/lm49450-lm49450-phase-delay-issue-2

器件型号:LM49450

大家好、

这是以下链接的最后一个问题。 请提供一些调试方向。

https://e2e.ti.com/support/audio/f/6/p/911258/3371248#3371248

我们花了一些时间来进行测试。 我们还认为它与时钟结构有关。 请参阅下面的时钟波形。

 fMCLK (R18)= 12.288MHz

fI2C_clk (R19)=3.053MHz

fI2C_ws (R21)=48kHz

2寄存器设置差异  

寄存器地址0x0 = 0x61

寄存器地址0x1 = 0x3

相位延迟失败:-58度

3寄存器设置差异  

寄存器地址0x0 = 0x61

寄存器地址0x1 = 0x0

寄存器地址0x2 = 0x49

寄存器地址0x7 = 0x14

相位延迟通过:17.96度

THD+N 故障:-29.68 ( 规格>=60dB)

我是否可以知道是否有设置可以同时通过相位延迟和 THD+n? 请告诉我您的建议设置和调试流程。

我们希望提高调试流程的效率。 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    LM49450是用于 G-SYNC 平台的参考设计、所有 ODM 都需要 遵循该设计、因为 Gync 平台不支持将代码更改为其他 IC。

    我已按照附件的方式对迄今已完成的测试进行了分类。

    请提供评论,以防止下一代人迷路。

    e2e.ti.com/.../LM49450-trade_2D00_off-between-phase-delay-and-THD_2B00_n.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、冯、

    很抱歉我迟到了关于这个问题的答复。

    根据“DAC 时钟分频器(RDIV)”部分( https://www.ti.com/lit/ds/snas440d/snas440d.pdf#page=26 ),正确行为的正确设置似乎是64*FS 和 RDIV = 2。 第一种配置似乎是正确的。 但是、您能否测试 BCLK = 6.144MHz 而不是3.053MHz?

    此致、
    Luis Fernando Rodríguez S.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、冯、

    由于不活动、我要关闭这个 e2e 线程。 但是、如果有其他观察结果、请随时发表您的问题或评论。

    此致、
    Luis Fernando Rodríguez S.