• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 223 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3100：TLV320ADC3100

admin
Guru**** 2390755 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/937808/tlv320adc3100-tlv320adc3100

器件型号：TLV320ADC3100

您好、先生、

您能否建议如何配置有关以下设置的寄存器？


MCLK 为24.576Mhz、BCLK 为3.072Mhz、FS 为48K。

谢谢、Ian。

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、先生、

    请帮您检查、谢谢。

    谢谢、Ian。

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Ian、

    您是否只是在寻找具有这些输入时钟的48kHz 时钟配置？ 如果是、24.576MHz 是48kHz 的整数倍、因此不需要 PLL。 默认情况下、MCLK 被选为 CODEC CLKIN、因此这是可以的。 只需配置 mAdc、NADC 和 AOSR。 对于48kHz、NADC = 4、mAdc = 1、AOSR = 128。  

    此致、

    Aaron