请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
您好！
在音频编解码器/ADC 上配置 PLL 和时钟对我来说有点困惑。 是否有一种简单的方法来获得或确认我需要的系数？ 我使用2.048MHz 的输入时钟、希望以48kHz 的 fs 运行。
谢谢、
Aaron
您好！
在音频编解码器/ADC 上配置 PLL 和时钟对我来说有点困惑。 是否有一种简单的方法来获得或确认我需要的系数？ 我使用2.048MHz 的输入时钟、希望以48kHz 的 fs 运行。
谢谢、
Aaron
您好！
为我们的音频编解码器和 ADC 配置 PLL 或时钟方案似乎是一项艰巨的任务。 由于 PLL 被设计成接受多种常见和不常见的输入时钟、因此有许多方法可以对其进行配置、并且很容易就会丢失。 这就是为什么我们有一个 PLL 编解码器/ADC 计算器来帮助您确认 PLL 配置！
要开始使用此工具、有一个目录表、其中提供了指向器件系列及其各自 PLL/时钟计算器的链接。 您只需选择所拥有的系列、就可以使用相应的计算器。 例如、如果您选择 TLV320AIC310x 链接、将转至下表：
在这里、您可以开始输入不同的 PLL 系数或检查您已经生成的系数！ 此工作表中有不同的块、允许您输入信息以及提供值(如 Fsref 和检查约束)的块。
如果您提供2.048MHz 的输入时钟、则可以在 PLL 输入时钟块中输入该值。 下一步是更改 PLL 系数块中的 P、R、J 和 D 系数、该系数将输入时钟分频为所需的48kHz Fsref。 如果 P = 1、R = 1、J = 48且 D = 0、则会产生48kHz 的 Fsref。 您可以通过查看 ADC/DAC Fsref (PLL)块来确认这一点。
使用 PLL 时、还需要遵循一些约束条件。 这些限制可在器件数据表的适当部分找到、但也包含在 PLL 限制块的计算器页面中。 在这里、您可以看到是否根据所选的 PLL 系数满足约束条件。 绿色文本表示满足限制条件、红色文本表示未满足限制条件。
如果您具有44.1kHz 或48kHz 的整数倍、则无需 PLL、并且可以使用时钟分频器简单地对输入时钟进行分频。 这可以通过使用时钟分频器输入时钟和时钟分频器块来实现。 生成的 Fsref 显示在 ADC/DAC Fsref (除法器)块中。
PLL/时钟计算器中包含一些额外的信息、例如对 PLL 系数进行编程所需的寄存器和音频时钟生成方框图。 PLL 系数的寄存器信息显示了用于配置系数的页、寄存器和位。 音频时钟生成方框图可帮助您直观地查看正在生成的内容以及如何使用不同的输入时钟。
此致、
Aaron