[参考译文] TLV320DAC3100：4MHz MCLK 的寄存器设置

尊敬的 John：

我们已收到您的问题、我们将很快与团队联系并向您提供反馈。

BR、

文宾

尊敬的 John：

由于44.118并非完全正确的值、请改用 J=5、D=9976、并保持其他值不变。

在本例中、可以得到44.1kHz。

BR、

文宾

感谢您的帮助、但在数据表中有一个条件提到、当 PLL 被启用并且 D 不为零时、PLL_CLKIN/P 必须介于10MHz 和20MHz 之间。  (在我的示例中、这是4MHz？)。  这很重要吗？

J.

尊敬的 John：

是的、我的建议不能满足要求(PLL 被启用并且 D 不为零、那么 PLL_CLKIN/P 必须介于10MHz 和20MHz 之间)。

因此、实际上 、没有针对4MHz 时钟输入和44.1k 采样率的可用设置。

因此、请尝试将输入时钟更改为适当的时钟。

或者，如果 您可以使用48kHz 采样率，则可以使用以下设置进行尝试。 但它会有一些限制、 无法使用插值滤波器 A。 (PRB_P1~P6；P23~P25不能使用)。 由于 DOSR 为100、因此无法满足 滤波器 A 的要求。

P=1、R=4、J=6、D=0、MDAC =5、 NDAC = 4、DOSR = 100 (仅使用内插滤波器 B 或 C)、输入时钟4MHz、48kHz 采样率。

BR，

文宾

好的-感谢您的澄清。  感谢你的帮助。

我将尝试48kHz 解决方案或替代时钟。

J.