[参考译文] DIT4192：处理未使用的引脚

问题1. RXP (AES-3编码数据输入)
RXP 引脚能否直接连接到 GND？ 还是应该在 RXP 引脚和 GND 之间添加下拉电阻器？

[CW]：是的、RXP 可以连接到 GND。  当使用外部 AES3驱动器并驱动至逻辑"0"时、这是一个类似的情况。

问题2. /INT (开漏中断输出、低电平有效。 需要连接到 VIO 的10kΩ Ω 上拉电阻器。)
我的理解是否正确、因为/INT 是输出引脚、因此/INT 可以保持悬空？

[CW]：它可以保持悬空、但更好的解决方案是使用高值上拉至 VCC、以避免在内部 INT/DRIVER 处于非活动状态时电路板上出现悬空节点。

问题3. BLS (块启动 I/O)
如果不使用 BLS 引脚、是否应将 BLS 引脚设置为输出？ 那么、您能告诉我 BLS 引脚的建议处理方式吗？

[CW]：如果未使用 BLS、则将其配置为输出并保持悬空。

问题4. U (用户数据输入)
U 引脚能否直接连接到 GND？ 还是应该在 U 引脚和 GND 之间添加下拉电阻器？

[CW]：是的、U 可以直接连接到 GND。  当使用外部驱动器并驱动至逻辑"0"时、这是一个类似的情况。