• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 89 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM3168A：SCKI 的质量

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: PCM3168A
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/958843/pcm3168a-the-quality-of-scki

器件型号：PCM3168A
主题中讨论的其他器件： PCM3168

我们在数据表中找到了如下描述。

----

12.1.10系统时钟和音频接口时钟
SCKI 的质量可能会影响动态性能、因为 PCM3168A 器件(ADC 和)
DAC)基于 SCKI 运行。 因此、可能需要考虑的抖动、占空比以及上升和下降时间
系统时钟。

----

但是、我们无法在数据表中找到系统时钟的要求值、抖动、上升和下降时间。

请告诉我们这些价值观吗？ 我们需要它的 MaxMOM 值。

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    PCM3168不使用内部 PLL、而是使用专用的内部分频器运行、该分频器几乎直接受到 SCKI 抖动的影响。  因此、抖动输入=抖动输出、这在一定程度上与您的性能指标有关、可以容忍的指标是什么。

    如果抖动非常大、则可能出现数据表第9.4.5节中列出的以下条件：

    如果由于抖动、采样频率变化等原因、SCKI 和 LRCKDA 之间的关系变化了超过±2个 BCKDA 时钟、DAC 内部运行在1/fs 内暂停、并且模拟输出被强制进入 VCOMDA (0.5 VCCDA1)、直到 SCKI、LRCKDA、 并且完成了 BCKDA、然后 tDACDLY3通过。 如果由于抖动、采样频率变化等原因 SCKI 和 LRCKAD 之间的关系变化超过±2个 CKADs、则 ADC 内部运行在1/fs 内暂停、并且数字输出被强制为0代码、直到 SCKI、LRCKAD、 并且完成了 BCKAD、然后 tADCDLY3通过。 如果变化小于±2 BCKAD/DAS、则不会发生重新同步、并且不会发生这种模拟/数字输出控制和不连续性