• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 379 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4190-Q1：复位限制

admin
Guru**** 2391415 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/962584/src4190-q1-reset-constraints

器件型号：SRC4190-Q1

您好、TI 团队

我知道复位周期需要超过500ns。

1. 如果 RST (RSTB)在500ns 或更短的时间内从 L 更改为 H、IC 的行为是怎样的？

2. RST (RSTB)信号上升和下降是否有任何限制？

 (数据表图3中的 clk 输入除外)

 例如、VIO 和 VDD 上升后需要一定的时间、数据表的图3中需要一定数量的 CLK 输入、等等。

 

此致、

高志林

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hayashi-San、

    小于500ns 的复位脉冲可能无法正确启动复位序列。 对复位的上升和下降时间没有限制。

    最棒的

    Zak

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Zak-San

    感谢您的回答。

    这是否意味着它在不进行复位的情况下继续工作？

     这是否意味着 IC 不会停止或运行异常？

    我的理解是下面的图表。

     正确吗？

     

    此致、

    高志林

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hayashi-San、

    500ns 是保证复位发生的最小脉冲宽度。 这并不一定意味着对于持续时间较短的脉冲、不会发生复位。

    最棒的

    Zak

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Zak-San

    感谢您的回答。

    1.我明白。

    2.这种感觉是否正确？

     

    此致、

    高志林

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hayashi-San、

    我想说、理想情况下、您可以在启动时将该引脚保持在低电平、并在电源稳定后释放该引脚、从而将器件保持在 RST 中。 我确信、从释放 RST 到器件启动之间的时间不是零、但我们没有这方面的规格。 我已经测量了在大约37us 的时间内释放复位后数据开始衰减所需的时间、因此您可以考虑释放 RST 后所有数据都达到稳定所需的时间。 如果 RST 在这个过程完成前被驱动为低电平、我希望器件停止启动序列并返回复位状态。

    再说一遍、我无法保证如果您在不到500ns 的时间内将脉冲复位为低电平、则不会发生 RST。 我只能保证、如果您的 RST 脉冲时间超过500ns、则会发生 RST。  

    最棒的

    Zak

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Zak-San

    感谢您的回答。

    据我了解、RST 从一开始就设置为低电平、在 VIO 和 VDD 稳定后、它在500ns 时设置为高电平。

    时序图如下。

    正确吗？

     

    此致、

    高志林

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hayashi-San、

    这是一个可接受的启动序列。

    最棒的

    Zak

  • 0
    TI__Guru**** 2391415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Zak-San

    感谢您的回答。

    我想回答我的问题。  

     

    此致、

    高志林