请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:TLV320ADC3140 您好!
TLV320ADC3140的数据表在第25页列出了支持的 FSYNC 和 BCLK 频率。 对于一个新项目、我们将需要本表中未列出的采样频率:例如20.48kHz 和25.6kHz。
是否可以将此 ADC 与此"不受支持"频率配合使用? 如果是、有哪些缺点?
TIA
Christian
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
TLV320ADC3140的数据表在第25页列出了支持的 FSYNC 和 BCLK 频率。 对于一个新项目、我们将需要本表中未列出的采样频率:例如20.48kHz 和25.6kHz。
是否可以将此 ADC 与此"不受支持"频率配合使用? 如果是、有哪些缺点?
TIA
Christian
尊敬的 Christian:
支持器件以44.1kHz 至48kHz 的多/多个子倍采样率运行。 对于目标范围、这意味着22.05kHz 至24kHz 之间的采样率将正常工作、但不保证在该范围之外运行。 滤波器处理的内容通常有一定的裕度、 但我不建议在提到的频率下工作、因为随着您进一步偏离支持的采样率、器件的抖动容差会降低、直到最终无法锁定、因此我们无法判断这些采样率在各种条件下是否能够可靠地在不同器件之间工作。
最棒的
Zak