This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1864:具有外部 MCLK 的 PCM1864 ADC 从模式

Guru**** 2387080 points
Other Parts Discussed in Thread: PCM1864
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/796979/pcm1864-pcm1864-adc-slave-mode-with-external-mclk

器件型号:PCM1864

降级器、

我的客户正在使用 PCM1864进行设计、采用其 ADC 从模式、这意味着应用处理器 I2S 在主模式下工作、而我们的 ADC 在 I2S 从模式下工作(BCLK、来自 AP 的 LRCLK)。 但 MCLK 是从  晶体进入 ADC 的条件(详细信息、请参阅随附的原理图)。

您可以帮助检查 PCM1864在此模式下能否正常工作吗?

谢谢。

Eric

e2e.ti.com/.../PCM1864.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Eric、

    对延迟答复表示歉意。  

    MCLK 实际上应该与 BCLK 和 WLCK 同步。  请参阅 此应用手册。  

    客户可以使用 BCLK 作为 PLL 输入、并以此方式生成系统时钟。 这样做 时、不会出现重复采样、并且它们使用的元件会更少。  

    -Steve Wilson