• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 148 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3101：设置为 FS 低于5kHz

admin
Guru**** 2386170 points
Other Parts Discussed in Thread: TLV320AIC3101
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/852996/tlv320aic3101-set-to-lower-fs-than-5khz

器件型号：TLV320AIC3101

大家好、

我的客户希望设置较低的采样率、如5kHz。

是否有任何方法可以为 TLV320AIC3101设置低于5kHz 的 fs？  

此致、

Takashi Onawa

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Takashi、您好！

    数据表的第11.3.3节介绍了可实现的不同采样率以及如何实现这些采样率。  

    例如、如果 fs (ref)= 44.1kHz、则可以实现的最小采样率为 fs (ref)/6。 这相当于大约7.35kHz。 您可以通过修改寄存器2来选择采样率。  

    请注意、DAC 采样率需要等于 ADC 的采样率。 我希望这对您有所帮助！

    此致、

    Aaron

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron San、您好！

    很抱歉、我对此问题的回答很慢。

    好的、我知道最小 Fs 为7.35Hz。 它受 寄存器2上的 FS 分频器设置的限制。

    您是否认为可以使用 MCLK * 0.68 (5k/7.35k)时钟获取5ksps 数据？

    此致、

    Takashi Onawa

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Takashi-San、您好！

    不支持 FS (ref)/6以下的 FS。  

    此致、

    Aaron

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron San、您好！

    但 MCLK 支持512kHz 至50MHz 的输入、对吧？

    "该部件可接受512kHz 至50MHz 的 MCLK 输入"

    您能告诉我您对在我们的 Cortec 上使用较低和较高 FS 有何顾虑吗？

    此致、

    Takashi Onawa

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Takashi-San、您好！

    我们正积极研究这一点。  

    您能告诉我客户是否正在使用 PLL 吗？ 如果是、则最小 FS (ref)为39kHz。 除以6、可以实现6.5kHz 的采样率。

    此致、

    Aaron

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron San、您好！

    感谢您的评论。

    MCLK 将由外部 PLL 控制、他们只想获得由小于5kHz 的特定 Fs 速率采样的 I2S 格式数据。
    它们不打算使用内部 PLL、CLKDIV 线路将在 Q=2设置下使用。
    他们只想将此器件用作具有麦克风偏置的 ADC、而不需要在其应用中保留通用音频采样格式。
    实际上、他们的系统在类似的设置下正常工作。

    那么、在这种用例中、您的担忧是什么？
    请告诉我特征是否有任何恶化。

    此致、

    Takashi Onawa

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Aaron San、您好！

    请告诉我在这种设置中使用器件的风险...
    由于目前的制度工作时间很长，没有任何问题，我需要解释为什么不建议这样做，以便结束这一问题。

    此致、

    Takashi Onawa

  • 0
    TI__Guru**** 2386170 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Takashi-San、您好！

    对延迟答复表示歉意。  

    我已经与设计团队确认、编解码器的最小限制是 FS (ref)= 39kHz、这将允许6.5kHz 的最小采样频率。 这可能是由于模拟设计完成和仿真了最小 ADC 调制器时钟所致。

    尽管这是一个限制、但我们不确定这是硬性限制还是软限制。 我们也不确定如果超出数据表建议、器件可能会表现出何种行为。  

    此致、

    Aaron