This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS2770:TAS2770RJQR

Guru**** 2387060 points
Other Parts Discussed in Thread: TAS2770
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/814167/tas2770-tas2770rjqr

器件型号:TAS2770

您好!

我 正在对音频放大器(TAS2770RJQR)进行计时分析。 请提供数据输出(SDOUUT)信号的时序分析数据。  

此外,如果提供了任何时间分析参考文件,它将不胜感激。

此致、  

Anjanaa N

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Anjanaa、

    您在寻找什么时序数据?
    TAS2770数据表在 第6.7节图2中提供了一些时序

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    感谢您的回答。  

    查找数据输出有效时间、保持时间。

    此致、  

    N. Anjanaa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Anjanaa、

    SDIN/SDOUT 数据在8ns 的上升沿或下降沿(取决于器件配置)期间有效、因此 SDIN/SDOUT 信号至少在此期间必须保持稳定(高电平或低电平)。 SBCLK 转换之前和之后的额外时间可被视为第6.7节中表中 SDIN 的建立和保持时间(每个周期为8ns)。

    此致、
    -Ivan Salazar
    应用工程师-低功耗音频和传动器