• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 883 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3106：需要 TLV320AIC3106 I2C CFG 审查

admin
Guru**** 2386600 points
Other Parts Discussed in Thread: TLV320AIC3106
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/807269/tlv320aic3106-need-tlv320aic3106-i2c-cfg-review

器件型号：TLV320AIC3106

您好、Sirs、

我们支持客户使用具有以下时钟配置和信号路径的 TLV320AIC3106：

建议的 BCLK 作为 PLL 源：

MCLK = 12.288MHz
BCLK (32*FS)= 512kHz、1.024MHz、1.526MHz、3.072MHz
LRCK (FS)= 16kHz、32kHz、48kHz、96kHz

MCLK = 6.144MHz
BCLK (32*FS)= 256kHz
LRCK (FS)= 8kHz

MCLK = 11.2896MHz  
BCLK (32*FS)= 705.6kHz、1.4112MHz、2.8224MHz
LRCK (FS)= 22.05kHz、44.1kHz、88.2kHz  

MCLK = 5.6448MHz  
BCLK (32*FS)= 352.8kHz
LRCK (FS)= 11.025kHz

信号路径：

右侧线路混合器：
简单混频器控制'TI 右行混频器 DACL1'、0
简单混频器控制'TI 右行混频器 DACR1'、0
简单混频器控制'TI 右侧线路混频器线路2L 旁路'、0
简单混频器控制'TI 右侧线路混频器 Line2R 旁路'、0
简单混频器控制"TI 右行混频器 PGAL 旁路"、0
简单混频器控制"TI 右侧线路混频器 PGAR 旁路"、0

单声道混频器：

简单混频器控制"TI 单声道混频器 DACL1"、0
简单混频器控制"TI 单声道混频器 DACR1"、0
简单混频器控制"TI 单声道混频器线路2L 旁路"、0
简单混频器控制"TI 单声道混频器线路2R 旁路"、0
简单混频器控制"TI 单声道混频器 PGAL 旁路"、0
简单混频器控制"TI 单声道混频器 PGAR 旁路"、0

由于 AIC3106 GUI 与 Windows 10操作系统不兼容、因此我们无法在 EVM 上测试 I2C 编码。
您是否会帮助我们指出我们在客户的系统板上捕获的 I2C 配置缺失或错误(CFG 现在无法正常工作)？

我们可以通过电子邮件发送原理图：

上电期间的配置：
----------------------------------------


宽36 00 00
宽36 01 00
宽36 02 00
宽36 03 91
宽36 04 80
宽36 05 00
宽36 06 00
W 36 07 0A
宽36 08 00
宽36 09 00
W 36 0A 00
宽36 0b 01
宽36 0c 00
宽36 0d 00
宽36 0e 00
宽36 0f 80
宽36 10 80
宽36 11 ff
宽36 12 ff
宽36 13 78
宽36 14 78
宽36 15 78
宽36 16 78
宽36 17 78
宽36 18 78
宽36 19 00
宽36 1a 00
宽36 1b Fe
宽36 1c 00
宽36 1D 00
宽36 1e 铁
宽36 1f 00
宽36 20 18
宽36 21 18
宽36 22 00
宽36 23 00
宽36 24 00
w 36 25 c0
宽36 26 00
宽36 27 00
宽36 28 00
宽36 29 50
宽36 2a 00
宽36 2b 00
宽36 2c 80
宽36 2D 00
宽36 2e 00
宽36 2f 00
宽36 30 00
宽36 31 00
宽36 32 00
宽36 33 04
宽36 34 00
宽36 35 00
宽36 36 00
宽36 37 00
宽36 38 00
宽36 39 00
宽36 3a 04
宽36 3b 00
宽36 3c 00
宽36 3D 00
宽36 3e 00
宽36 3f 00
宽36 40 00
宽36 41 04
宽36 42 00
宽36 43 00
宽36 44 00
宽36 45 00
宽36 46 00
宽36 47 00
宽36 48 04
宽36 49 00
宽36 4a 00
宽36 4b 00
宽36 4c 00
宽36 4D 00
宽36 4e 00
宽36 4F 00
宽36 50 00
宽36 51 00
宽36 52 00
宽36 53 00
宽36 54 00
宽36 55 00
宽36 56 00
宽36 57 00
宽36 58 00
宽36 59 00
宽36 5a 00
宽36 5b 00
宽36 5c 00
宽36 5d 00
宽36 5e 00
宽36 5F 00
宽36 60 00
宽36 61 00
宽36 62 00
宽36 63 00
宽36 64 00
宽36 65 00
宽36 66 02
宽36 67 00
宽36 68 00
宽36 69 00
宽36 6A 00
宽36 6B 00
宽36 6c 00
宽36 6d 00

----------------------------------------

播放，所有路径打开
----------------------------------------
宽36 07 8A
宽36 0f 76
宽36 10 76
宽36 13 00
宽36 14 00
宽36 15 00
宽36 16 00
宽36 17 00
宽36 18 00
宽36 19 80
宽36 2b af
宽36 2c af
宽36 2D 2f
宽36 2e 2f
宽36个2个 f af
宽36 33 0c
宽36 34 2 f
宽36 35 2 f
宽36个 af
宽36 3a 0c
宽36 3e 2f
宽36 3f 2f
W 36 40 af
宽36 41 0c
宽36 45 2 f
宽36 46 2 f
W 36 47 af
宽36 48 0c
宽36 49 2 f
宽36 4a 2 f
宽36 4位
宽36 4c 2f
宽36 4D 2f
宽36 4e af
宽36 4F 08
宽36 50 2 f
宽36 51 2 f
W 36 52 af
宽36 55 80
宽36 56 08
宽36 5a 2f
宽36 5位2位
宽36 5c af
宽36 5d 08
宽36 65 01
宽36 05 00
宽36 06 00
w 36 25 c0
宽36 33 0d
宽36 3a 0d
宽36 41 0d
宽36 48 0d
宽36 56 09
宽36 2b 2 f
宽36 2c 2 f
W 36 0A 00
宽36 2b 2 f
宽36 2c 2 f
----------------------------------------


如果您有任何疑问、请随时通知我们。

陈耀恩
2019年6月3日

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩、

    完全不清楚您在这里要做的是什么。

    您告诉我建议的 PLL 输入时钟是 BCLK、但您列出了5种不同的频率、



    加电期间的大多数配置是默认寄存器值、但不是：

    W 36 03 91 # PLL ON、P = 1
    W 36 04 80 # J = 32
    W 36 05 00 # D val =0
    W 36 06 00 # D VAL = 0
    W 36 07 0A # FS ref= 44.1k，无双速率模式，L->L R->R
    W 36 08 00 #从机模式、
    W 36 09 00 # I2S 模式、16位
    W 36 0b 01 # R Val = 1
    w 36 25 c0 #为 DAC 加电

    建议您使用3.072Mhz PLL_IN 时钟(尽管您需要将寄存器7设置为0x80)、我认为这是来自 BLCK 的时钟、但您不会这样设置寄存器102。

    但您的第二种配置会将 CODEC _clk_in 设置为 CLK 分频器、因此... 不确定为什么要为 PLL 上电？

    此外、在第二种配置中、您将 PGA 设置为最高增益设置、我不建议这样做、

    您不会最终将 Line2R、Line2L、PGAL 或 PGAR 信号路由到输出混频器、但会路由左右 DAC。 您将左侧和右侧 DAC 音量设置为-23.5、然后将 Mixer 音量设置为-23.5、以便显著衰减 DAC。


    您能准确解释一下您要做什么吗？

    此致、
    -Steve Wilson
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Wilson、

    感谢您的建议。 我们上面列出的 I2C 指令是在加电和逻辑分析仪回放期间从客户的系统板中捕获的、我将它们转换为 TI 的 CFG 格式以进行故障排除。

    此处、我们需要您的建议来完善 CFG 以支持客户的时钟配置。 我们是否可以使用单个 CFG 来支持客户的所有32*FS 时钟配置？

    我们将在解决时钟配置错误后再次检查信号路径和增益设置。

    谢谢、此致、

    陈耀恩
    2019年6月3日
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩、

    否、寄存器配置将必须根据采样率进行更改。

    我可以创建配置、我是否可以假设 MCLK = 12.288MHz？

    客户更喜欢哪种格式？ 如果对他们更有帮助、我可以为他们提供.csv。

    -Steve Wilson
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Wilson、

    感谢您的大力支持、客户有四种时钟配置。 您是否会帮助我们为系统集成生成四个 CFG？
    最好使用 CSV 来生成 AIC3106配置、因为 EVM GUI 在 Windows 10中出现故障。

    MCLK = 12.288MHz  
    BCLK (32*FS)= 512kHz、1.024MHz、1.526MHz、3.072MHz
    LRCK (FS)= 16kHz、32kHz、48kHz、96kHz

    MCLK = 6.144MHz  
    BCLK (32*FS)= 256kHz
    LRCK (FS)= 8kHz

    MCLK = 11.2896MHz  
    BCLK (32*FS)= 705.6kHz、1.4112MHz、2.8224MHz
    LRCK (FS)= 22.05kHz、44.1kHz、88.2kHz  

    MCLK = 5.6448MHz  
    BCLK (32*FS)= 352.8kHz
    LRCK (FS)= 11.025kHz

    我们还发现客户的 Linux 驱动程序有问题。 我将通过电子邮件向您发送客户的源代码。

    谢谢、此致、

    陈耀恩
    2019年6月4日

      

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    韦恩、

    是的、我们希望尽快解决 Windows 10兼容性问题。

    对于其中的每一个、它们都需要具有稍微不同的时钟配置。

    对于 MCLK = 12.288.11.2896MHz 型号、通用时钟设置如下所示：

    0x00、0x00
    0x01、0x00
    0x02、0x00 #将0x44设为16k、将0x11设为32kHz、将0x22设为22.05kHz
    0x03、0x10
    0x04、0x04
    0x05、0x00
    0x06、0x00
    0x07、0x0a #为0x6a 表示96 0xEA 表示88khz
    0x08、0x00
    0x09、0x00
    0x0A、0x00
    0x65、0x01


    对于 MCLK = 5.6448/6/144Mhz

    0x00、0x00
    0x01、0x00
    0x02、0xaa #将0x025kHz 频率下的0x66设为0x66
    0x03、0x10
    0x04、0x20
    0x05、0x00
    0x06、0x00
    0x07、0x0a #make 0x8a for 11.025kHz
    0x08、0x00
    0x09、0x00
    0x0A、0x00
    0x65、0x00

    此致、
    -Steve Wilson
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Wilson、

    我们将与客户合作实施时钟配置并不断更新我们的测试结果。

    陈耀恩
    2019年6月4日
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Steve、

    客户正在根据您的建议更新 Linux 驱动程序。 以下是一些需要您提出建议的问题：

    1.我们是否需要一直保持 MCLK 的运行状态？
    我们将使用11.2896MHz MCLK 测试44.1kHz 采样率。 系统在上电期间发送以下说明：

    W 36 07 0A
    宽36 0f 77
    宽36 10 77
    宽36 13 00
    宽36 14 00
    宽36 16 00
    宽36 19 80
    宽36 2b a8
    宽36 2c A8
    宽36 2D 2f
    宽36 2e 2f
    宽36个2个 f af
    宽36 33 0c
    宽36 34 2 f
    宽36 35 2 f
    宽36个 af
    宽36 3a 0c
    宽36 3e 2f
    宽36 3f 2f
    W 36 40 af
    宽36 41 0c
    宽36 45 2 f
    宽36 46 2 f
    W 36 47 af
    宽36 48 0c
    宽36 49 2 f
    宽36 4a 2 f
    宽36 4位
    宽36 4c 2f
    宽36 4D 2f
    宽36 4e af
    宽36 4F 08
    宽36 50 2 f
    宽36 51 2 f
    W 36 52 af
    宽36 56 08
    宽36 5a 2f
    宽36 5位2位
    宽36 5c af
    宽36 5d 08
    宽36 65 01
    宽36 05 00
    宽36 06 00
    w 36 25 c0
    宽36 33 0d
    宽36 3a 0d
    宽36 41 0d
    宽36 48 0d
    宽36 56 09
    宽36 2b 28
    宽36 2c 28

    存储器转储数据符合您的计时建议。 但是、当 LINE2L 输入到 HPLOUT 和 HPLCOM 时、没有声音。 您是否会帮助我们检查是否存在缺失或错误？  

    R 36 00 01 #返回0x00
    R 36 01 01 #返回0x00
    R 36 02 01 #返回0x00
    R 36 03 01 #返回0x10
    R 36 04 01 #返回0x04
    R 36 05 01 #返回0x00
    R 36 06 01 #返回0x00
    R 36 07 01 #返回0x0a
    R 36 08 01 #返回0x00
    R 36 09 01 #返回0x00
    R 36 0A 01 #返回0x00

    R 36 0b 01 #返回0x01
    R 36 0c 01 #返回0x00
    R 36 0d 01 #返回0x00
    R 36 0e 01 #返回0x00
    R 36 0f 01 #返回0x77
    R 36 10 01 #返回0x77
    R 36 11 01 #返回0xff
    R 36 12 01 #返回0xff
    R 36 13 01 #返回0x00
    R 36 14 01 #返回0x00
    R 36 15 01 #返回0x78
    R 36 16 01 #返回0x00
    R 36 17 01 #返回0x78
    R 36 18 01 #返回0x78
    R 36 19 01 #返回0x86
    R 36 1a 01 #返回0x00
    R 36 1b 01 #返回0xFE
    R 36 1c 01 #返回0x00
    R 36 1D 01 #返回0x00
    R 36 1e 01 #返回0xFE
    R 36 1f 01 #返回0x00
    R 36 20 01 #返回0x00
    R 36 21 01 #返回0x00
    R 36 22 01 #返回0x00
    R 36 23 01 #返回0x00
    R 36 24 01 #返回0x00
    R 36 25 01 #返回0xc0
    R 36 26 01 #返回0x00
    R 36 27 01 #返回0x00
    R 36 28 01 #返回0x00
    R 36 29 01 #返回0x00
    R 36 2a 01 #返回0x00
    R 36 2b 01 #返回0x28
    R 36 2c 01 #返回0x28
    R 36 2D 01 #返回0x2F
    R 36 2e 01 #返回0x2F
    R 36 2f 01 #返回0xaf
    R 36 30 01 #返回0x00
    R 36 31 01 #返回0x00
    R 36 32 01 #返回0x00
    R 36 33 01 #返回0x0F
    R 36 34 01 #返回0x2F
    R 36 35 01 #返回0x2F
    R 36 36 01 #返回0xaf
    R 36 37 01 #返回0x00
    R 36 38 01 #返回0x00
    R 36 39 01 #返回0x00
    R 36 3a 01 #返回0x0F
    R 36 3b 01 #返回0x00
    R 36 3c 01 #返回0x00
    R 36 3D 01 #返回0x00
    R 36 3e 01 #返回0x2F
    R 36 3f 01 #返回0x2F
    R 36 40 01 #返回0xaf
    R 36 41 01 #返回0x0F
    R 36 42 01 #返回0x00
    R 36 43 01 #返回0x00
    R 36 44 01 #返回0x00
    R 36 45 01 #返回0x2F
    R 36 46 01 #返回0x2F
    R 36 47 01 #返回0xaf
    R 36 48 01 #返回0x0F
    R 36 49 01 #返回0x2F
    R 36 4a 01 # returned 0x2F
    R 36 4b 01 #返回0xaf
    R 36 4c 01 #返回0x2F
    R 36 4D 01 #返回0x2F
    R 36 4e 01 #返回0xaf
    R 36 4F 01 #返回0x08
    R 36 50 01 #返回0x2F
    R 36 51 01 #返回0x2F
    R 36 52 01 #返回0xaf
    R 36 53 01 #返回0x00
    R 36 54 01 #返回0x00
    R 36 55 01 #返回0x00
    R 36 56 01 #返回0x0B
    R 36 57 01 #返回0x00
    R 36 58 01 #返回0x00
    R 36 59 01 #返回0x00
    R 36 5a 01 #返回0x2F
    R 36 5b 01 #返回0x2F
    R 36 5c 01 # returned 0xaf
    R 36 5d 01 #返回0x08
    R 36 5e 01 #返回0xd6
    R 36 5F 01 #返回0x0c
    R 36 60 01 #返回0x00
    R 36 61 01 #返回0x00
    R 36 62 01 #返回0x00
    R 36 63 01 #返回0x00
    R 36 64 01 #返回0x00

    R 36 65 01 #返回0xc1

    R 36 66 01 #返回0x02
    R 36 67 01 #返回0x00
    R 36 68 01 #返回0x00
    R 36 69 01 #返回0x00
    R 36 6a 01 #返回0x00
    R 36 6B 01 #返回0x00
    R 36 6c 01 #返回0x00
    R 36 6d 01 #返回0x00
    R 36 6e 01 #返回0x00
    R 36 6F 01 #返回0x00
    R 36 70 01 #返回0x00
    R 36 71 01 #返回0x00
    R 36 72 01 #返回0x00
    R 36 73 01 #返回0x00
    R 36 74 01 #返回0x00
    R 36 75 01 #返回0x00
    R 36 76 01 #返回0x00
    R 36 77 01 #返回0x00
    R 36 78 01 #返回0x00
    R 36 79 01 #返回0x00
    R 36 7a 01 #返回0x00
    R 36 7b 01 #返回0x00
    R 36 7c 01 #返回0x00
    R 36 7d 01 #返回0x00
    R 36 7e 01 #返回0x00
    R 36 7f 01 #返回0x00
    R 36 80 01 #返回0x00
    R 36 81 01 #返回0x00
    R 36 82 01 #返回0x00
    R 36 83 01 #返回0x10
    R 36 84 01 #返回0x04
    R 36 85 01 #返回0x00
    R 36 86 01 #返回0x00
    R 36 87 01 #返回0x0a
    R 36 88 01 #返回0x00
    R 36 89 01 #返回0x00
    R 36 8a 01 #返回0x00
    R 36 8b 01 #返回0x01
    R 36 8c 01 #返回0x00
    R 36 8d 01 #返回0x00
    R 36 8e 01 #返回0x00
    R 36 8f 01 #返回0x77
    R 36 90 01 #返回0x77
    R 36 91 01 #返回0xff
    R 36 92 01 #返回0xff
    R 36 93 01 #返回0x00
    R 36 94 01 #返回0x00
    R 36 95 01 #返回0x78
    R 36 96 01 #返回0x00
    R 36 97 01 #返回0x78
    R 36 98 01 #返回0x78
    R 36 99 01 #返回0x86
    R 36 9a 01 #返回0x00
    R 36 9b 01 #返回0xFE
    R 36 9c 01 #返回0x00
    R 36 9d 01 #返回0x00
    R 36 9e 01 #返回0xFE
    R 36 9f 01 #返回0x00
    R 36 a0 01 #返回0x00
    R 36 A1 01 #返回0x00
    R 36 A2 01 #返回0x00
    R 36 A3 01 #返回0x00
    R 36 A4 01 #返回0x00
    R 36 A5 01 #返回0xc0
    R 36 A6 01 #返回0x00
    R 36 A7 01 #返回0x00
    R 36 A8 01 #返回0x00
    R 36 A9 01 #返回0x00
    R 36 aa 01 #返回0x00
    R 36 AB 01 #返回0x28
    R 36 AC 01 #返回0x28
    R 36 AD 01 #返回0x2F
    R 36 ae 01 #返回0x2F
    R 36 af 01 # returned 0xaf
    R 36 b0 01 #返回0x00
    R 36 B1 01 #返回0x00
    R 36 B2 01 #返回0x00
    R 36 B3 01 #返回0x0F
    R 36 b4 01 #返回0x2F
    R 36 B5 01 #返回0x2F
    R 36 B6 01 #返回0xaf
    R 36 B7 01 #返回0x00
    R 36 B8 01 #返回0x00
    R 36 b9 01 #返回0x00
    R 36 BA 01 #返回0x0F
    R 36 bb 01 #返回0x00
    R 36 bc 01 #返回0x00
    R 36 BD 01 #返回0x00
    R 36 be 01 # returned 0x2F
    R 36 bf 01 #返回0x2F
    R 36 c0 01 #返回0xaf
    R 36 C1 01 #返回0x0F
    R 36 C2 01 #返回0x00
    R 36 C3 01 #返回0x00
    R 36 C4 01 #返回0x00
    R 36 C5 01 #返回0x2F
    R 36 C6 01 #返回0x2F
    R 36 C7 01 #返回0xaf
    R 36 C8 01 # returned 0x0F
    R 36 C9 01 # returned 0x2F
    R 36 ca 01 # returned 0x2F
    R 36 CB 01 #返回0xaf
    R 36 cc 01 # returned 0x2F
    R 36 CD 01 # returned 0x2F
    R 36 ce 01 # returned 0xaf
    R 36 CF 01 #返回0x08
    R 36 d0 01 #返回0x2F
    R 36 D1 01 #返回0x2F
    R 36 D2 01 #返回0xaf
    R 36 D3 01 #返回0x00
    R 36 D4 01 #返回0x00
    R 36 D5 01 #返回0x00
    R 36 d6 01 #返回0x0B
    R 36 D7 01 #返回0x00
    R 36 D8 01 #返回0x00
    R 36 D9 01 #返回0x00
    R 36 da 01 #返回0x2F
    R 36 db 01 # returned 0x2F
    R 36 dc 01 # returned 0xaf
    R 36 dd 01 #返回0x08
    R 36 DE 01 #返回0xd6
    R 36 df 01 #返回0x0c
    R 36 e0 01 #返回0x00
    R 36 E1 01 #返回0x00
    R 36 E2 01 #返回0x00
    R 36 E3 01 #返回0x00
    R 36 E4 01 #返回0x00
    R 36 E5 01 # returned 0xc1
    R 36 E6 01 #返回0x02
    R 36 E7 01 #返回0x00
    R 36 e8 01 #返回0x00
    R 36 E9 01 #返回0x00
    R 36 ea 01 # returned 0x00
    R 36 EB 01 #返回0x00
    R 36 EC 01 #返回0x00
    R 36 ed 01 # returned 0x00
    R 36 ee 01 #返回0x00
    R 36 ef 01 #返回0x00
    R 36 f0 01 #返回0x00
    R 36 F1 01 #返回0x00
    R 36 f2 01 #返回0x00
    R 36 f3 01 #返回0x00
    R 36 F4 01 #返回0x00
    R 36 F5 01 #返回0x00
    R 36 F6 01 #返回0x00
    R 36 F7 01 #返回0x00
    R 36 F8 01 #返回0x00
    R 36 F9 01 #返回0x00
    R 36 fa 01 #返回0x00
    R 36 fb 01 #返回0x00
    R 36 fc 01 #返回0x00
    R 36 FD 01 #返回0x00
    R 36 fe 01 #返回0x00
    R 36 ff 01 #返回0x00

    谢谢、此致、

    陈耀恩
    2019年5月6日

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    韦恩、  

    1.请澄清。  您的意思是"始终保持 MCLK 不变"？  您是说保持它恒定吗？ 保持运行？  

    2.如果要使用 Line2旁路路径、必须立即对寄存  器40 (D2-D5位)进行编程、这些设置为0、这意味着旁路路径被禁用。  

    此致、

    -Steve Wilson

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Steve、

    感谢您的关注。

    1.客户的 SOC 可以在音乐流启动时发送 MCLK，并在音乐流停止时关闭 MCLK。 是否需要在 MCLK 下电上电后重新编程 AIC3106？ 我们是否应该始终保持 MCLK 开启状态以减少软件工作量？
    2.感谢您的建议。 我们将对其进行测试、并很快让您回来。

    谢谢、此致、

    陈耀恩
    2019年5月6日

      

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Wilson、

    感谢您的支持。 当 寄存器0x2D = 0x80时、回送路径正常工作。 但是、我们无法播放来自 CPU 的声音。 我们将检查 CPU 的 I2S 格式、并需要客户的信号路径配置提示。




    谢谢、此致、

    陈耀恩
    2019年6月6日

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    韦恩、

    MCLK 在 AIC3106的一些重要特性中发挥了作用 、例如杂音抑制和软步进。 因此、它确实有助于持续提供时钟。  当改变 MCLK 频率和采样率(以及编辑相关寄存器)时、AIC3106应该使 DAC 和 ADC 断电

    2. 听起来不错、 感谢您的工作 Wayne。

    此致、

    -Steve Wilson

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Wayne、  

    仅当寄存器40也被配置后、line2L 旁路才起作用。

    此致、

    -Steve Wilson