[参考译文] PLL1707：如何同步两个音频时钟域？

admin

Other Parts Discussed in Thread: PCM1794A, PCM4220, PLL1707, DS90LV011A, DS90LT012A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/718887/pll1707-how-to-synchronize-two-audio-clock-domains

器件型号：PLL1707
主题中讨论的其他器件： DS90LV011A、 DS90LT012A

尊敬的 TI 技术支持：

我处于高端模拟音频前端模块的设计阶段、该模块将利用由 PLL1707计时的 PCM4220和 PCM1794A。我已经做了很多这样的设计、即使是使用 CDCLVC11xx IC 进行板载时钟分配。但是、最新的要求是、我应该能够将多个板连接在一起(距离长达几米)、并且我应该能够将这些模块与其中一个板提供的相同主时钟同步。我了解到 PLL1707具有 MCKO 输出、该输出将输出27MHz LVCMOS 时钟信号、我认为这些信号可以连接到其他 PLL1707到它们的 XT1输入(而不是使用晶振)。在此设置中、

(1)在 SCKO 输出上、所有"从" PLL1707的输出频率是否与"主"芯片完全一样？当然、相位并不相关、但频率同步是必须的、因为我无法承担采样率转换的费用、我将合并来自不同电路板的音频流。

(2)您能推荐一种在电路板之间传播27MHz MCKO 输出的好方法吗？如前所述、它可以长达数米、因此必须具有足够强大的驱动器、以便能够正确驱动此长度的电缆。发送器侧可能有高带宽 OPA、接收器侧可能有高带宽比较器？要使用什么 PCB 布局以及连接器？

(3)在电缆上使信号传输距离如此长之后、用于高端音频的从器件 SCKO 中是否仍然可以接受抖动？ PLL1707是否可以清除电缆引入的额外抖动、使其脱离时钟？此时钟信号将没有其它连接、只有一个连接从主 MCKO 连接到从 XT1。

非常感谢您的参与、祝您一切顺利、

Geza

5 年多前

0 admin 5 年多前

TI__Guru**** 1079370 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Geza、

我更熟悉频率更高的 PLL LMX 系列、但该器件与它们有许多相似之处。要回答您的问题：

(1)我认为它们的频率是相同的。 PLL 具有零相位误差、这甚至涉及0误差。现在、假设您使用相同的主输入基准；如果您在每个电路板上使用单独的27MHz 晶体、情况就不同了。

(2)我并不是这方面的专家、但 LVDS 等差分信号似乎非常流行。 LVPECL 具有更高的摆幅、但输出阻抗不是很好。我认为、在很长的距离内、输出阻抗可能是一个考虑因素。

(3)我不认为 PLL1701是一款非常好的抖动清除器。观察方框图、可以看到环路滤波器似乎已完全集成。根据经验、集成环路滤波器往往具有非常高的带宽(除非它是数字 PLL、我怀疑这是数字 PLL)。因此、低于环路带宽的任何低频噪声都将直接通过。我敢打赌环路带宽大约在100kHz 之间、因此20kHz 及以下的频率可能会通过。我不知道长迹线会产生什么样的抖动、如果它在高频时拾取杂散、那么 PLL1701可能会对其进行滤波、但这会超出音频频率范围。

此致、
Dean

0 admin 5 年多前

TI__Guru**** 1079370 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我不知道如何回答您关于如何割除 PLL1707器件的问题、但通过电缆驱动这些快速信号的一个好方法是使用 LVDS 驱动器和接收器。对于单通道器件、有 DS90LV011A 驱动器和 DS90LT012A 接收器(该接收器具有内置终端)。

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] PLL1707：如何同步两个音频时钟域？