请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3256 采样率非常多。 我对采样率、内插和抽取之间的关系感到困惑。
我配置 NADC、mAdc、AOSR 以获得第一个采样率、ADC_FS。
并配置 NDAC、MDAC、DOSR、我得到第二个采样率、DAC_FS。
在 PPS 中、有第三个采样率、即 CurrentRate。
在 WCLK 引脚上、有第四个采样率 WCLK、即 I2S 采样率。
我想：
ADC_FS / 抽取= DAC_FS / 插值= CurrentRate = WCLK。
对吗？
我希望 ADC_FS = 192kHz、WCLK = 44.1kHz。
至于 DAC_FS、192kHz 或44.1kHz 是可以的。
如何设置这些采样率、内插和抽取？
实际上、我的器件在 EVM 上工作正常的工艺流程中产生了一些噪声。
这是 EVB 和我的器件之间的3个差异。
- 在 EVM 上、输入通道为 IN1L/R 在我的器件上、它们是 IN3L/R 我已更改代码中的路由寄存器。
- EVB 上的 XTAL 振荡器为12.288MHz、我的器件上的 XTAL 振荡器为24MHz。 我更改了 J=8、D=1920、P=2、R=1以使 PLL_clock = 98.304MHz、这与 EVM 上的 PLL_clock 相同。
- EVM 上的 BCLK 为2.822 4MHz、器件上的 BCLK 为1.411 2MHz。 我读取第0页的寄存器27、该值为0x00、这意味着 I2S 16位、无论在 EVM 上还是在我的器件上。 在 EVM 上、尽管 BCLK=2*32*WCLK、但 DIO 上至少16位始终为0x00。
哪种情况会导致噪声？ 或者我错过了什么？
