我们已经将该器件设计成了一个产品、并将其构建成了一个产品、现在只注意到数据表中所包含的关于80kHz 带宽限制的小评论。 我们的应用需要接近100kHz 的音频带宽(2个通道)。 是否有办法诱骗该器件超过80kHz 带宽限制? 如果没有、是否有任何类似的音频 ADC 可以实现100kHz? 我说"音频 ADC"、因为我们需要一个极低功耗的滤波和降采样解决方案。 任何提供此级别下采样和滤波的 ADC 或 ADC/FPGA 组合都需要10倍的功耗。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我们已经将该器件设计成了一个产品、并将其构建成了一个产品、现在只注意到数据表中所包含的关于80kHz 带宽限制的小评论。 我们的应用需要接近100kHz 的音频带宽(2个通道)。 是否有办法诱骗该器件超过80kHz 带宽限制? 如果没有、是否有任何类似的音频 ADC 可以实现100kHz? 我说"音频 ADC"、因为我们需要一个极低功耗的滤波和降采样解决方案。 任何提供此级别下采样和滤波的 ADC 或 ADC/FPGA 组合都需要10倍的功耗。
我不确定我在这里对你有一个好的答案。
以下是数据表中所述的内容。
该器件支持高达80kHz 的输入信号带宽、允许使用176.4kHz (或更高)的采样率记录高频非音频信号
模拟前端可能存在限制。 在这种情况下、由于输入增益电路的限制、ADC 的输入可能会滚降。
也许可以在 ADC 的输入上建立一个预加重 RC 电路来在较高频率上产生一个升压、这与输入级的衰减相抵消。
可以 使用高于200kHz 的采样率。
我将检查限制是否在输入电路中并告知您。