[参考译文] TLV320AIC3120：从 MCLK 生成 BCLK 和 WCLK

为了说明这一点、我们将 TLV320AIC3120用作独立器件并 启用 ADC 到 DAC 环回(我们将0x10写入第0页的寄存器0x1D)。  我一直在尝试 参考图7-33中的时钟分配树、因为我尝试使用11.2896MHz 的 MCLK 输入生成44.1kHz 的 ADC_FS 和44.1kHz 的 DAC_FS。  这是否可以在不从外部提供 WCLK 和 BCLK 的情况下完成？   

这似乎对我无效。  我正在使用 RaspberryPi 将 I2C 数据写入编解码器。  我的脚本已附加。  能不能说我做错了什么？  在评估板上写入 TLV320AIC3120时、该脚本会正常工作、但不会在我自己的板上。  我非常确信这是时钟问题、但可能您会看到我搞砸了的东西。

我还尝试设置多路复用器、以便 MCLK 被4分频并在 GPIO1上输出、但当我查看 GPIO1时、在示波器上没有看到任何内容。

我想、我要将 MCLK 分频到2.8224 MHz、通过 GPIO1输出它、然后将 GPIO1连接到 BCLK 输入。  这仍然无法解决公式中的 WCLK 部分、但这是一个开始。

Scott、您好、

GPIO1不需要连接到 BCLK 输入。 在主模式下、BCLK 和 WCLK 被视为输出。 器件会自行生成这些时钟并在内部使用它们。 然后、WCLK 和 BLCK 引脚可用于驱动系统中的其他目标器件。

如果脚本在 EVM 上工作、但在原型板上不工作、则您的脚本不太可能有任何问题。 但是、脚本中的 PLL 已关闭、器件可能从板上的 TAS1020B 控制器获取其时钟。 原理图中有一个 I2S 使能引脚(低电平有效)、可以使能或禁止 TAS1020B 提供 I2S 时钟。 如果您向该引脚施加3.3V 信号(使用电阻器垫)、它将禁用时钟。 然后、您可以提供 MCLK 并查看您的脚本是否有效。

作为附加检查、您是否可以监控 I2C 总线以确保正在进行事务？ 您还可以通过读回在脚本中执行的写入来确认这一点。 这将有助于确认它是您所说的时钟问题。

此致、
J·麦克弗森

我的 bad...0x91将是要写入寄存器0x05的正确数据。