• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 159 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5756M：I2C 数据保持时序

admin
Guru**** 1671470 points
Other Parts Discussed in Thread: TAS5756M
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1282112/tas5756m-i2c-data-hold-timing

器件型号：TAS5756M

大家好。

TAS5756M 数据表中提到了 I2C 数据保持时间最小值。 0ns 和最大值 900ns

这是否意味着 SDA 信号必须在 SCL 下降沿后的0到900ns 内变化？

我知道、根据 I2C 规格、数据更改超过900ns 是可以接受的。

但我想确认一下。 有人能解释一下吗？

  • 0
    TI__Guru**** 1671470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    PS

    我记得 SDA 信号是双向的。

    是最小值吗？ 数据保持功能是针对 SDA 和 SCL 的器件输入

    最大值 是否为器件输出时序配置了？

    在任何情况下、我认为数据表中的描述都有歧义。

  • 0
    TI__Guru**** 1671470 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好浩二

     这一900ns 要求仅适用于极端使用条件、大部分时间都无需考虑。 关键参数实际上是数据设置时间、最低100ns 必须 或纹波。 来保证该值、前提是我们考虑所有极端使用条件。 SCLK 的最小低电平周期被定义为1300ns、如果上升时间也是最低的、需要300ns、只剩下1000ns。 我们需要至少100ns 的数据设置时间、因此只剩下900ns 的数据保持时间。 这就是该值的来源。

      但正如我说过的、在大多数情况下、您不需要考虑这个值。 仅需确保100ns 数据设置时间得到保证即可。