TI能否为CC2640R2F封装的层堆栈提供建议?
是否可以使用4层板?还是最好使用6层板?
此致,
John
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,John:
SWRA640的建议 是在第4节所述的堆栈配置中使用4层。
此致,
Ryan
谢谢Ryan,
swra640f.pdf文档图4-1中的‘堆栈’建议很好地回答了7x7,5x5和4 mm 的问题。 但是,这种“堆叠”如何应用于2.7 mm 2.28BGA封装还不清楚?
正如您可能知道的那样,2.7 mm 封装有非常不同的要求。 对于1,BGA封装上的球非常接近,不可能在同一层上展开它们之间的轨迹。 这意味着许多信号必须先使用VIAS (内部输入板)路由到内部层,然后才能'扩展',然后从零件路由。 一种明显的方法是添加2个内部信号层,并将6层堆叠起来。 可能不太明显的是如何在4个层中完成布局。 是否有关于BGA布局主题的更多信息?
此致,
John
您好,
您可以使用 此设计http://www.ti.com/lit/zip/swrc336
此致,
FI,
此致,
John
您好,
你能打开细菌吗?
看看这是否有帮助。