• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 220 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CC2564C：加电排序查询

admin
Guru**** 2747405 points

Other Parts Discussed in Thread: CC2564C

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/wireless-connectivity/bluetooth-group/bluetooth/f/bluetooth-forum/819877/cc2564c-power-up-sequencing-inquiry

器件型号：CC2564C

您好！

我将在我们的设计中检查 CC2564C 的器件上电排序。
测量结果如下所示：

快速时钟在 nSHUTD 变为高电平的22.4ms 内保持稳定、但在数据表中需要在20ms 内。


RTS 在102ms 的 nSHUTD 变为高电平时下拉为低电平、但需要在数据表中的100ms 内。

此结果是否符合 TI 的要求？ 或者是否有任何修复建议？

最棒的

Kevin  

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    根据数据表规格、最好进行修复。

    谢谢、

    PM

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能就此问题向我们提供一些建议吗？  是因为我们的 XTAL 趋稳时间太长了吗？

    最棒的

    Kevin  

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您在设计原理图和 PCB 布局时是否遵循了我们的参考设计？

    您能否发布您的原理图(PDF 格式)和 PCB 布局(Gerber 格式)以供查看？

    如果您不想在开放论坛中共享您的设计、则可以向我发送朋友请求、然后它将打开一个私人渠道。

    谢谢、

    PM

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、PM、

    我已经向您发送 了朋友请求。 原理图应以专用方式发送。

    最棒的

    Kevin  

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin：

    我已接受您的朋友请求。

    请以 PDF 格式发送原理图、以 Gerber 格式发送 PCB 布局以供查看。

    谢谢、

    PM

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin：

    我查看了您的原理图并通过专用通道发送了响应。

    谢谢、

    PM

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、PM、

    我用8pF 负载电容(类似模型)更换晶体、下图是测试结果。 最后、我还附上了 VDD、VDDIO 和 sHSUTD 之间关系的结果

    晶体变化后、稳定时间减少约1ms、但仍然不符合规格。

     我想知道、 当 FAST_CLK 引脚为直流电时、PLL 电路是否被激活。 是否有其他原因使 PLL 缓慢启用？

    最棒的

    Kevin  

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin：

    我看不到出现此问题的任何其他原因。  

    您有我们的参考设计吗？ 如果您有的话、是否可以对其重复测试？

    由于您的测量值非常接近(10%以内)规格、因此您可以继续进行设计。 它可能不会造成任何问题。

    谢谢、

    PM

  • 0
    TI__Guru**** 2747405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、PM、

    明白了。 感谢您的帮助！

    最棒的

    Kevin