This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE949-Q1:默认模式

Guru**** 2378650 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1490999/cdce949-q1-default-mode

器件型号:CDCE949-Q1

工具与软件:

我想在默认模式(无 I2C 通信)下使用 IC、时钟输入为600kHz、9路输出为600kHz。

从我对默认模式的理解来看、这似乎是可行的。  我唯一不确定的是关于 PLL 模式。  技术规格说、如果 IC 配置为 PLL 旁路模式、则对最小输入时钟频率没有限制、 在 默认模式下真的是这样吗?


谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jonathan、您好!

    在默认模式下是可以、因为 PLL 被旁路、所以输入时钟频率被传递到输出、而信号的限制将来自晶振。
    此设置需要600kHz 晶体、因为默认模式配置为从晶体提供其基准。 这意味着、此设置的一些限制因素将是确保晶体规格相同。

    如果您有任何其他问题或如果您希望我在实验室进行测试、请告诉我。

    此致、
    Kyle Yamabe