This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820:LMX2820

Guru**** 2387830 points
Other Parts Discussed in Thread: LMX2820
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1493614/lmx2820-lmx2820

器件型号:LMX2820

工具与软件:

大家好!

我使用的是两个共享公共 SPI 线路的 LMX2820 PLL、只有片选(CS)在 PLL1和 PLL2之间有所区别。 我正面临一个问题、无法同时生成不同的输出频率。 如果我将两个 PLL 编程为相同的射频输出频率、我将获得预期输出。 但是、设置不同的频率时、输出不符合预期。

我使用20 MHz SPI 时钟频率对寄存器进行编程。 我的方法是为特定输出频率加载默认寄存器值、并仅修改反馈分频器寄存器(R36)以更改输出频率。

感谢您的耐心和时间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vamshi:

    CSB 引脚上是否有上拉电阻器? 或者、您是否在对 PLL2进行编程时拉高 PLL1 CSB?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    否、这些线路(CSB)上没有任何上拉电阻器。 是的、我将 PLL1 CSB 拉至高电平、从而对 PLL2进行编程。 无法跟踪出现了什么问题、因为我从两个 PLL 获得了针对一个特定频率的输出。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vamshi:

    您能否 探测确认 PLL1 CSB 被拉至高电平?