This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:PLL1不锁定

Guru**** 2387080 points
Other Parts Discussed in Thread: LMK04828, AFE7900EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1494874/lmk04828-pll1-does-not-lock

器件型号:LMK04828
主题中讨论的其他器件: AFE7900EVM

工具与软件:

您好!

我有一个采用  LMK04828的设计、 我试图将 PLL1锁定到连接到 CLKin0的40MHz TCXO 源、但 PLL1似乎无法锁定。

我将 PLL1 LD 配置为"PLL1 DLD"、然后  它闪烁 另一方面、我 将 PLL2 LD 配置为"PLL2 DLD"、然后将其配置为"PLL2 DLD" 保持明亮 .

以下是 PLL 的配置:

我怀疑了环路滤波器、但我在 PLLatinum 上进行了仿真、相位裕度看起来不错(40.7394°)。 我还尝试了优化方法、将电阻器替换为27.4kΩ 1而不是39kΩ(相位裕度约为48.8°)、但仍然未锁定。

   

我还附加来自 TICS 的配置文件:

e2e.ti.com/.../Internal-CLK5_5F00_WITHSYSREF_5F00_PLL.tcse2e.ti.com/.../HexRegisterValues4_5F00_WithSysRef_5F00_WithPLL1.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Liad、  
    您是否正确地为 VCXO、Kvco 等建模?  
    现在、环路带宽约为0.040KHz、相位裕度~41度。  

    TCXO 是否输出稳定的40MHz 时钟? 您使用的是自己的电路板还是 EVM?  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Vicente:

    此设计是基于 AFE7900EVM 板的定制电路板 、因此我们使用了与 AFE7900EVM 相同的 VCXO (CVHD-950-122.880)和相同的环路滤波器 。

    我 通过以下公式计算了 VCXO 的 Kvco:Kvco= 调优灵敏度* FVCO = (+25ppm/V)*(122.88MHz)= 0.003072 [MHz/V]是否正确?

    TCXO 输出是稳定的40MHz 时钟(我使用示波器进行测量)。

    谢谢!

    Liad

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Liad:

    我将这个问题带入了实验、并且能够复制您的问题。 我创建了一个导致锁定的配置。 您能否在电路板上试用一下?

    e2e.ti.com/.../4828_5F00_locking_5F00_pll1.tcs

    谢谢!

    Michael