This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05028:采用 DP83869HM 和 AM263的 PLL

Guru**** 2386620 points
Other Parts Discussed in Thread: DP83869HM, LMK05028, LMK05318B, LMK5B12204
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1495950/lmk05028-pll-with-dp83869hm-and-am263

器件型号:LMK05028
Thread 中讨论的其他器件:DP83869HMLMK05318BLMK5B12204

工具/软件:

 DP83869HM 的恢复时钟为25MHz、AM263所需的时钟也为25MHz。 我还想使用25MHz TCXO。 将 PLL 配置为增益为1的理想方法是什么。 很多变量似乎是影响输入频率和输出频率之间的关系的因素

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shivani:

    我建议使用 TICS Pro GUI 配置所有寄存器设置。 这有助于简化该过程。 GUI 根据输入的频率计划计算最优 PLL 分频器设置。

    下载链接位于: https://www.ti.com/tool/TICSPRO-SW

    如果您仍对 GUI 设置有疑问、敬请告知。

    此致、

    Jennifer

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Jennifer。 谢谢! 非常有用。 我很好奇、在哪里可以准确查看生成的输出时钟的输出抖动特性?

    我想使用一个 XO 是潜在的低于48Mhz 但它似乎会使它不再优化,我想知道它将少多少优化

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shivani:

    1. 您可以使用 PLLatinum Sim 根据 XO 输入(以 APLL 为基准)模拟 LMK05028的相位噪声。
      1. https://www.ti.com/tool/PLLATINUMSIM-SW
    2. 也有较新的系列、即 LMK05318B (8输出)或 LMK5B12204 (4输出)、其中包含可实现超低抖动输出的 BAW VCO 技术。 由于集成了低噪声 VCO、可以使用较低频率的 XO 输入(例如10 MHz)、同时仍保持低抖动输出。

    如果您仍有疑问、请告诉我!

    此致、
    Jennifer

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    LMK05028似乎不是 PLLatinum Sim 的配套产品: https://www.ti.com/tool/PLLATINUMSIM-SW#downloads 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shivani:

    感谢您提请我注意此问题。 需要更新支持的硬件的网站列表。

    LMK05028实际上位于 PLLatinum Sim 中:

    请参阅 PLLatinum Sim 产品页面上的视频以了解培训方法:

    此致、

    Jennnifer